Neuigkeiten zum K10

Instruktionen für Verschlüsselung waren für SSE5 vorgesehen. Die werden also mit AVX bzw den AMD spezifischen Erweiterungen dazu eingeführt.
 
Instruktionen für Verschlüsselung waren für SSE5 vorgesehen. Die werden also mit AVX bzw den AMD spezifischen Erweiterungen dazu eingeführt.
Jein, speziell war da nix vorgesehen, die Verschlüsselungsalgos hätten nur stark von den 3op Befehlen profitiert.

Intel liefert aber mit den 32nm Teilen eine Befehlssatzerweiterung speziell fürs Verschlüsseln nach, sinnigerweise mit dem Namen "AES". Verglichen mit Padlock ziemlich simpel ... aber naja, mehr ging auf die Schnelle wohl nicht.

AMD wird das Teil mit Bulldozer auch unterstützen.

Ansonsten, hier gibts nen ersten Propus Test:
http://en.inpai.com.cn/doc/enshowcont.asp?id=6957

ciao

Alex
 
Auf "Real World Technologies" hat David Kanter einen neuen Artikel "Computational Efficiency in Modern Processors" veröffentlicht. In dem Artikel vergleicht er die Effizienz von Designs aus der CPU und GPU Welt unter verschiedenen Gesichtspunkten.


MfG @
 
propus.png

http://www.xtremesystems.org/forums/showthread.php?t=234305
Thx @Triskaine.
 
Was sagt uns das?
[STRIKE]
Wenn ich mit "Deckel" messe, ist die Fläche natürlich größer ?![/STRIKE]


MfG @
 
Zuletzt bearbeitet:
Es sagt uns, dass der Regor definitiv ein anderer Kern ist, der nicht zu einem Propus freigeschalten werden kann (ist ja auch nur halb so groß)
 
Ich kann auf obigen Bildern keine Strukturen erkennen.

Auch auf das Risiko hin, dass ich mich jetzt vollständig blamiere, müsste der Chip nicht nackt in etwa so aussehen:
prozessor.jpg

prozesso.jpg
 
Zuletzt bearbeitet:
Ich kann auf obigen Bildern keine Strukturen erkennen.
a) Man sieht die Rückseite des DIE !

b) AMD hat meines Wissens 9-lagige Verdrahung und oben würde man dann die oberste Ebene also die Stromversorgung erkennen. Früher gabs viel weniger Layer und die Monatage war anders (einfach mal ein altes EPROM / Keramik mit Quarzglas betrachten)
 
Danke für die Aufklärung!

Wo liegen dann die Kontakte, die zu den Pins nach außen geführt werden?

Hat da mal jemand nen Link zu, wo ich das nachlesen kann?


THX @
 
Such mal nach "Flip chip package", das sollte noch aktuell sein.
Aber eingentlich sieht mans auch auf deinem ersten Bild, das mit dem vielen Gold, da siehst Du die feinen Drähtchen von den Pads zu den Kontaktstellen des Gehäuses.

Das läuft unter "Bonding"
http://de.wikipedia.org/wiki/Chipbonden
http://en.wikipedia.org/wiki/Wire_bonding

Wenn ich mich recht erinnere, dann passiert das noch per Hand, was mitunter ein Grund ist, weswegen die Fabriken dazu dann in Billiglohnländern sind.
AMD fliegt die DIEs aus DD z.B. ja nach Malaysia, Intel hat u.a. was in Costa Rica .. alles keine high-tec Standorte ;-)

ciao

Alex
 
Zuletzt bearbeitet:
Such mal nach "Flip chip package", das sollte noch aktuell sein.
Aber eigentlich sieht mans auch auf deinem ersten Bild, das mit dem vielen Gold, da siehst Du die feinen Drähtchen von den Pads zu den Kontaktstellen des Gehäuses.

Das läuft unter "Bonding"
http://de.wikipedia.org/wiki/Chipbonden
http://en.wikipedia.org/wiki/Wire_bonding

Wenn ich mich recht erinnere, dann passiert das noch per Hand, was mitunter ein Grund ist, weswegen die Fabriken dazu dann in Billiglohnländern sind.
AMD fliegt die DIEs aus DD z.B. ja nach Malaysia, Intel hat u.a. was in Costa Rica .. alles keine high-tec Standorte ...
Das Wire Bonding hat für High Performance Chips schon lange keine Bedeutung mehr. Da wird das wesentlich komplexere "Flip Chip" Verfahren genutzt. AMD hat das schon sehr früh genutzt und IBM gilt als Systemerfinder dieses Bonding-Verfahrens und nennt das C4P, bzw. das C4PN-Verfahren.

Ich glaube kaum, dass heute wirklich noch viel Handarbeit dafür notwendig ist. Dafür muss sehr exakt, schnell und genau gearbeitet werden. Solche Tools entwickelt und fertigt unter anderem die deutsche Süss Microtec.
Andere Umweltstandards, politisch bedingte Handelsgrenzen, andere günstige Steuerregelungen, zentral gelegene Lage an Verkehrsknotenpunkte und gewachsene Kompetenz im Chip-Endverpackungsgeschäft sind sicherlich auch Gründe für die Lage in Malaysia, Thailand, China, Taiwan und Costa Rica.

MFG Bobo(2009)
 
Zuletzt bearbeitet:
Ich danke euch beiden für die Links.
Ich kann leider gerade keine Knubbel vergeben!

*great*

MfG @
 
Ich glaube kaum, dass heute wirklich noch viel Handarbeit dafür notwendig ist.
Man stelle sich vor ... ein Sempron 140 für den fast tausend Anschlüsse von Hand gesetzt werden. Da wäre die Tagesproduktion doch sehr bescheiden ... ;D

Mal abgeschätzt: 1-2.000 Verbindungen je Stunde per Hand also 1-2 CPUs je Stunde.
Dann noch 10h Schicht ergäbe 10-20 CPUs je Arbeitskraft und Tag. Oder 2500-5000 je Jahr.
Bei 25 Mill. Stück/ Jahr müßte AMD also 5-10.000 Mitarbeiter Anschlüsse löten lassen.
 
was wird da eigentlich mit "test circ." gemeint?
 
Das Wire Bonding hat für High Performance Chips schon lange keine Bedeutung mehr. Da wird das wesentlich komplexere "Flip Chip" Verfahren genutzt. AMD hat das schon sehr früh genutzt und IBM gilt als Systemerfinder dieses Bonding-Verfahrens und nennt das C4P, bzw. das C4PN-Verfahren.
MFG Bobo(2009)
Genau, schon seit dem ersten K6 Chip, möglicherweise sogar schon beim K5...
was wird da eigentlich mit "test circ." gemeint?
Test circuit, also Testschaltkreis wohl.
 
wo liegen da "Testschaltkreise" auf dem Die?
sollen ja immerhin 20 mm² ausmachen
gleiche Größe beim Nehalem?

sorry aber ich blick des gerade nicht
 
Die leigen um das Die und werden genutzt um das Die noch auf dem Wafer zu testen. Wenn das erfolgt ist werden die beim zersägen des Wafers mit abgeschnitten.
 
Test des Athlon II X4 620 auf TweakPC (leider nur mit DDR2): klick

MfG @


Fazit

Mit dem AMD Athlon II X4 620 ist AMD aus unserer Sicht ein durchaus großer Wurf gelungen. Für einen Quad-Core ist dieser Prozessor sehr günstig erhältlich; derzeit ist er für etwa 85,- Euro im Handel zu haben. Dazu kommen die variablen Einsatzmöglichkeiten der CPU: Sie hat genug Power für den Alltagseinsatz und auch Gaming ist für den Athlon II X4 620 Alles in Allem kein Problem. Ein Allrounder mit vier Kernen eben, der für durchschnittliche Anwender durchaus alles bietet, was das Herz begehrt. Hinzu kommen aber noch die nicht ganz alltäglichen Einsatzmöglichkeiten, die den Athlon II X4 620 zu einer sehr interessanten CPU machen.

Was das Overclocking angeht, so bekamen wir den Athlon II X4 620 luftgekühlt auf 3,5 GHz, das sind 0,9 GHz mehr als im Auslieferungszustand. Eine beachtliche Leistung für einen Mittelklasse-Prozessor, der eigentlich vor allem durch seinen Preis attraktiv sein soll. Damit wird der Prozessor aber auch sehr interessant für leistungshungrige Anwender mit schmalem Budget, die keine Scheu vor dem Übertakten haben.

Aber auch diejenigen, die eine sparsame CPU mit gediegener Leistung suchen, sollten den Ahtlon II X4 620 näher ins Auge fassen. Wir konnten die Kernspannungen des Vierkerners um mehr als 20 Prozent absenken, ohne Instabilitäten festzustellen. Besonders im Bereich des Distributed Computing oder des heimischen Media-Servers dürfte der Athlon II X4 620 also Freunde finden; besonders dann, wenn diesen der Umgang mit den Spannungen im BIOS nicht absolut fremd ist.

Egal wie man es dreht, ob man als Anwender nun Overclocking und Undervolting in die Kaufentscheidung mit einbeziehen möchte oder nicht: Der Athlon II X4 620 ist in Sachen Preis-Leistung ein echter Knaller. Sowohl der nächst größere AMD Quad-Core mit 200 MHz mehr Leistung als auch die direkten vierkernigen Konkurrenzmodelle von Intel sind derzeit je 30 Prozent teurer.
 
Zuletzt bearbeitet:
Da sie immer mehr gemessen haben würd ich sagen: Lineal anderst (großzügiger) angehalten ^^
 
Zurück
Oben Unten