News AMD präsentiert Zens Serverversion Naples

"Durch die Speicherkohärenz würden sich dann ein großes NUMA-System aus CPUs und GPUs bilden lassen, was die Programmierung vereinfachen würde."
Noch leichter würde sich ein hUMA-System programmieren lassen ;)
Ich bin gespannt ob AMD auch auf der Softwareseite hier zum Release in die vollen gehen wird und HSA wieder in den Vordergrund rückt für Server.
 
Wie besagt nicht offiziell, aber ich geh' stark davon aus.
Wenn noch ein extra Die mit 16C/32T und 4-Kanal Speicherinterface kommt, dann hört sich das nach einer passablen Lösung für Workstations und kleine Server an. Yummy. Das hätte was.
 
Offiziell vielleicht nicht, aber die Folien zeigen ein MCM mit 4 Dice.
Kann aber sein, daß AMD später noch eine native 16C-Die nachschiebt um sich ein teures MCM komplett zu sparen.
 
Welche Folie meinst du? Die sehen eher nach Gruppierungen von 2x16 aus.

Und hier war wohl der Folienpraktikant wieder am Werk?
Naples22.jpg


Soll doch bestimmt 122% mehr Bandwidth heissen ;)
 
Wat? Euer läuft mit 0.85V bei 3GHz? Was geht denn da noch durch die Steckdose? Das ist ja sehr wenig!
 
CB hat in ihrem Artikel andere Angaben veröffentlicht:
https://www.computerbase.de/2017-03/amd-naples-cpu-benchmarks/
Das gewählte Testszenario von AMD war auf den Speicher ausgelegt: „Memory is most important“, lautete die Devise des Tages. Im ersten Test schnitt AMDs Neuling folglich 2,5 Mal so schnell ab wie Broadwell-EP – bei 122 Prozent mehr Speicherdurchsatz und 45 Prozent mehr Threads. Wurden mehr als drei Terabyte Arbeitsspeicher angefordert, stieg Intels CPU komplett aus – 4 TByte Arbeitsspeicher unterstützt aktuell nur AMD.
Also hier ist wohl davon auszugehen, dass die 64 GB DIMMs bestätigt sind und auch in den Tests genutzt wurden.
 
SAMSUNG hat doch schon 64GB DDR4-2400 REG ECC Riegel :)

AMD nutzt endlich auch die umschaltbaren Connects - entweder 16 Lanes PCIE oder 16 Lanes HT4 daher hat das System :

1P = 128 Lanes je CPU als 8x 16er PCIe Ports (mmmmm 8 GPUs für BOINC)
2P = 128 Lanes je CPU davon 4x 16er HT4 und 4x 16er PCIe (auch 8 GPUs für BOINC)

Anmerkung: dies können schon die Steamroller ES und auch die Excavator ES;
 
CB hat in ihrem Artikel andere Angaben veröffentlicht:
https://www.computerbase.de/2017-03/amd-naples-cpu-benchmarks/
Also hier ist wohl davon auszugehen, dass die 64 GB DIMMs bestätigt sind und auch in den Tests genutzt wurden.
Ja kann man als Bestätigung sehen, aber im Test liefen die nicht, siehe diese Folie:
http://www.planet3dnow.de/cms/wp-content/gallery/naples_maerz17/Naples16.jpg

@Crashtest:
Ja wird wirklich mal Zeit :)
Hoffentlich können die GPUs das auch schon, latenztechnisch müsste HT4 doch besser sein, oder?
 
Ganz grob wird man die guten Cinebench-Ergebnisse als Richtwert nehmen können

Klar, für einen Server zählen die natürlich auch so sehr ...

Durch die Speicherkohärenz würden sich dann ein großes NUMA-System aus CPUs und GPUs bilden lassen, was die Programmierung vereinfachen würde.

Als könne man Zweifel daran haben, dass die zwei Sockel des Doppel-Systems nicht Cache-kohärent wären. Kein PC-Betriebssystem unterstützt Systeme ohne Cache-Kohärenz.
 
Zuletzt bearbeitet:
Grad als ich eine Server Zen Ecke machen wollte *buck*

Also man kann schon das ein oder andere mal 4!zen dies reininterpretiert bei den Folien;)
Laut cb ist 2666 mhz möglich (wohl bei ein Riegel/Channel)

Andererseits dann fraglich wo die ganzen lans herkommen
Extra Chip?
Zen nutz nicht alle lans?
Aber warum sollte man die Hälfte der lans auf am4 tot legen zumindest denn x370 hätte man dann 32+4 lans gönnen können

Hoffe auf ein 8oder mehr Kerne mit 3ghz+ Base und bezahlbar für mein neuen Rechner:)
 
Klar, für einen Server zählen die natürlich auch so sehr ...
Klar, genauso wie man 4 Grafikkarten im Server braucht ;) Und nein, Webserver waren damit nicht gemeint ;)

Als könne man Zweifel daran haben, dass die zwei Sockel des Doppel-Systems nicht Cache-kohärent wären.
Nein, wie kommst Du darauf? Die Unbekannte sind nur die GPUs, die CPUs können das natürlich, steht am Anfang:
Zur Interprozessorkommunikation werden jeweils 64 PCIe-Leitungen pro Prozessor zu Infinitylinks (laut AMD kohärente Hypertransportlinks plus Verbesserungen) umgewidmet

--- Update ---

Andererseits dann fraglich wo die ganzen lans herkommen
Extra Chip?
Zen nutz nicht alle lans?
Aber warum sollte man die Hälfte der lans auf am4 tot legen zumindest denn x370 hätte man dann 32+4 lans gönnen können
Das Problem werden die Videoleitungen im AM4 gewesen sein, die sperren 8 Lanes. Hatte noch gehofft, dass es vielleicht Mainboards gibt, die zwischen Onboard-Video und mehr PCIe unschalten können, aber Pustekuchen :(
Also ja, mind. 4 Lanes liegen bei AM4 brach. Nen Extrachip gibts ganz sicher nicht ;)
 
Das Problem werden die Videoleitungen im AM4 gewesen sein, die sperren 8 Lanes. Hatte noch gehofft, dass es vielleicht Mainboards gibt, die zwischen Onboard-Video und mehr PCIe unschalten können, aber Pustekuchen :(
Also ja, mind. 4 Lanes liegen bei AM4 brach. Nen Extrachip gibts ganz sicher nicht ;)
Da Rätsel ich auch schon die ganze Zeit herum. Also 8 PCIe Lanes sind für Videoausgänge reserviert bei AM4?
Ich bin die ganze Zeit noch nicht vollends überzeugt, dass nicht doch ein 16-Kern Die (Snowy Owls) für Naples zu einem 2xMCM verbaut wird. Sollte es wirklich ein 4xMCM Die sein, dann müssen allerdings 3 Anbindungen auf jedem 8-Core Die für das MCM Package vorhanden sein - die sind mir bisher so nicht aufgefallen auf dem Dieshot. Hast du da eine Rechnung die auf dem bestehenden 8-Core Die mit PCIe Lanes und Fabric aufgeht? Also mit den 24+8(versteckten Lanes) als Grundvorraussetzung.
 
Vielleicht kommt man ja als Konsument doch noch an eine AMD-CPU mit 4-kanäligem Speichercontroller.
Die Vorgängerprodukte (Opteron) gab es ja durchweg für alle AMD-Desktopsockel (bis AM3+).
Insofern wäre ein neapolitanischer Ryzen auf AM4-Basis gepaart mit dem richtigen Mainboard evtl. in der Lage den DDR 4 Speicher im Quad-Channel anzusteuern.
 
Dein, das kann nicht gehen.
Und es gab eben nicht jeden Opteron für AM3+, kein MCM war dabei.

AM4 = Dual-Channel, mehr geht nicht.
 
Wat? Euer läuft mit 0.85V bei 3GHz? Was geht denn da noch durch die Steckdose? Das ist ja sehr wenig!

Läuft, stürzt nicht ab, macht Benchmarks aber nicht auf stabilität getestet. Steckdose sagt unter 100 W Gesamtsystem @load.
 
Da Rätsel ich auch schon die ganze Zeit herum. Also 8 PCIe Lanes sind für Videoausgänge reserviert bei AM4?
Ich bin die ganze Zeit noch nicht vollends überzeugt, dass nicht doch ein 16-Kern Die (Snowy Owls) für Naples zu einem 2xMCM verbaut wird. Sollte es wirklich ein 4xMCM Die sein, dann müssen allerdings 3 Anbindungen auf jedem 8-Core Die für das MCM Package vorhanden sein - die sind mir bisher so nicht aufgefallen auf dem Dieshot. Hast du da eine Rechnung die auf dem bestehenden 8-Core Die mit PCIe Lanes und Fabric aufgeht? Also mit den 24+8(versteckten Lanes) als Grundvorraussetzung.
Hmm eigentlich ists einfach:

Zeppelin hat 32 PCIe Lanes. Hat Ryzen ja auch. Bei dem gehen aber 4 fürs Express-Sata drauf und 4 für den Chipsatz. Ansonsten gibts Boards mit 16+8 Slots, insgesamt dann 32.

Die Interconnects um 4 Dies zu nem Naples zusammenzuschließen kommen dazu, können aber nicht für PCIe verwendet werden, weil die Lötanschlüsse zu eng beieinander liegen, die sind eben nur für nen Interposer interessant.

Wieviel Lanes das sind, kA, aber on-Interposer hat man ja den Vorteil, dass man die Taktfrequenz hochjagen kann. Ich schätz mal 2x8bit Links pro Die. Wollte man in alten Zeiten auch schon mal machen, rentiert sich mit höherem Takt jetzt umso mehr. In dem Fall würden dann 24 "geheime" Lanes pro Die reichen.

Aber pure Spekulation ins Blaue.
 
@dSeehas, ja, er meint die Anbindung der PCI-Express-Slots.

Hatte mich auch schon gewundert, wo die Lanes bei Naples plötzlich herkommen :-)

Thema Sockel: da es natürlich auch Einsockelsysteme gibt, kann sich jeder Workstation-like einen 16-Kern-Rechner hinstellen. Kostet halt dann auch...
 
Zurück
Oben Unten