News Intel übernimmt den Spezialisten für Inter-Chip-Kommunkation NetSpeed Systems

Onkel_Dithmeyer

Redaktion
☆☆☆☆☆☆
Mitglied seit
22.04.2008
Beiträge
12.939
Renomée
4.009
Standort
Zlavti
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2022
  • BOINC Pentathlon 2023
Mit Epyc hat es AMD vorgemacht: kleine Chips mittels Interconnect (bei AMD Infinity Fabric genannt) auf einem Substrat miteinander verbinden. Damit kann der Hersteller kostengünstig sehr viele Recheneinheiten auf einem Package unterbringen. Branchenprimus Intel verwendet nach wie vor ein monolithisches Design, in dem alle Einheiten auf einem Stück Silizium untergebracht sind. Das hat zwar Vorteile, weil die Einheiten untereinander schneller kommunizieren können, ist aber auch sehr teuer, da die Yields sinken und für verschiedene Produkte unterschiedliche Dies entwickeln werden müssen. Der Erfolg von AMDs Konzept zeichnet sich langsam ab und Intel scheint sich diese Fertigungsmöglichkeit zumindest für die Zukunft offen halten zu wollen.
(…)

» Artikel lesen
 
Zuletzt bearbeitet:
Das klingt so als würde sich Intel darauf vorbereiten einen ähnlichen Weg wie AMD zu gehen und künftig zu einer Modul Bauweise zu wechseln.
Das wäre auch durchaus sinnvoll denn es könnte die Entwicklungs- und Produktionskosten erheblich verringern wenn man weniger und kleinere Chips entwickelt die man entsprechend kombiniert, vor allem in Hinblick auf die aktuellen Probleme mit dem 10nm Prozess. Mal schauen ob sich der Intel Chip mit der AMD GPU zu einem Testbalon entwickelt. ;)
 
Warum sind die nicht einfach dem Hypertransport Consortium beigetreten?
 
Das klingt so als würde sich Intel darauf vorbereiten einen ähnlichen Weg wie AMD zu gehen und künftig zu einer Modul Bauweise zu wechseln.
Das wäre auch durchaus sinnvoll denn es könnte die Entwicklungs- und Produktionskosten erheblich verringern wenn man weniger und kleinere Chips entwickelt die man entsprechend kombiniert, vor allem in Hinblick auf die aktuellen Probleme mit dem 10nm Prozess.

Um mal nur kurz aus Wikipedia https://en.wikipedia.org/wiki/Jim_Keller_(engineer) zu zitieren:

In April 2018, Keller joined Intel

 
weil große Unternehmen immer erst alles selber machen möchten anstelle fertig lösungen zu kaifen und dann eben richtig auf die Fresse Fliegen. Seh ich hier jeden tag auf der Arbeit
 
Zuletzt bearbeitet:
Warum sind die nicht einfach dem Hypertransport Consortium beigetreten?
Vielleicht weil man sich dann mit dem Konsortium bei der Weiterentwicklung absprechen muss was wiederum Zeit kostet und das Ergebnis ev. nicht ganz so optimal ist.
 
Intel wollte doch schon mal die CPU fest auf dem MB verlöten, jetzt wird der Träger wohl zu neuem micro MB, z. B. mit GPU und HBM der vll auch den L3 ablösen könnte. Wieder mehr Platz für mehr Kerne.

Ich kenn mich mit Servern nicht so gut aus, aber EPYC mit 32 Kernen. Wieviel Platz hätten die vor 10 Jahren gebraucht.
 
Intel wollte doch schon mal die CPU fest auf dem MB verlöten, jetzt wird der Träger wohl zu neuem micro MB, z. B. mit GPU und HBM der vll auch den L3 ablösen könnte. Wieder mehr Platz für mehr Kerne.

Ich kenn mich mit Servern nicht so gut aus, aber EPYC mit 32 Kernen. Wieviel Platz hätten die vor 10 Jahren gebraucht.


Da musst du wahrscheinlich den Quad-Core Opteron Barcelona aus 2007 nehmen mit ner Die-Size von 283,7 mm² in 65nm
und gegen nen Epyc 32-Core mit 752 mm² in 14nm.

Rechnet man grob (ich weiß die Rechnung wird so nicht aufgehen) vom Prozess mal 4 plus mal 8 für die Kerne landest du bei 9.078,4 mm².

Die Rechnung hinkt aber schon dadurch, dass der Barcelona folgende Cache-Struktur hatte:

  • L1-Cache: 64 + 64 KB (Data + Instructions) per core
  • L2-Cache: 512 KB, full speed per core
  • L3-Cache: 2048 KB, shared

Der Epyc hat aber:
L1I Cache64 KiB/core
4-way set associative
L1D Cache32 KiB/core
8-way set associative
L2 Cache512 KiB/core
8-way set associative
L3 Cache2 MiB/core
16-way set associative


<tbody style="box-sizing: border-box;">
</tbody>


Da musst du also wegen dem wesentlich größeren L3-Cache noch ne ganze Ecke hypothetisch dabei packen. ;)
 
In August 2012, Jim Keller returned to AMD, where his primary task was to design a new generation microarchitecture[5][11][15] called Zen.[14].
...
On September 18, 2015, Keller departed from AMD to pursue other opportunities, ending his three-year employment at AMD.[20]

WTF - der hat nur 3 Jahre gebraucht um Zen von "Scratch" zu designen...danach hat AMD dann noch 2 Jahre gebraucht um das Ding produziert zu bekommen.

Ich dachte der war viel länger bei AMD und mit Zen beschäftigt.

D.h. Intel kommt 2020 mit einem "Keller"-Core-Nachfolger....Autsch. (Gut evtl. 2021 - je nachdem ob und inwiefern VIEL GELD die Entwicklung beschleunigt)

EDIT: Wenn ich das so lese dann wette ich fast dass der Ausflug zu Tesla nur dem geschuldet war dass er nicht DIREKT bei Intel einsteigen konnte nach AMD...=> Die wussten Ende 2015 schon was in ihren Cores so schlummert (bzgl. Spectre/Meltdown :-) und haben dringend fähige Entwickler gesucht.
 
Zuletzt bearbeitet:
WTF - der hat nur 3 Jahre gebraucht um Zen von "Scratch" zu designen...danach hat AMD dann noch 2 Jahre gebraucht um das Ding produziert zu bekommen.

Ein Mann alleine designt heute keinen Chip mehr. Da waren ein ganzer Haufen Leute dran und haben bestimmt schon länger daran gearbeitet. Keller hat nur die Entwicklung geleitet und vermutlich einige Entscheidungen in der Architektur gefällt, die seiner Erfahrung entsprechend zu dem geführt hat was Zen heute ist. D.h. ich will seinen Anteil an Zen nicht kleinreden, aber er ist nur der Kopf der Truppe gewesen, vermutlich der beste den man finden konnte. Intels Core-Architektur ist mittlerweile steinalt. AMD hat seit der ersten Generation schon zwei grundlegend neue Architekturen aus der Taufe gehoben. Ich kann mir nicht vorstellen, dass Intel das nicht auch parallel zu den Core-Verbesserungen über Jahre hinweg immer neue Ansätze versucht hat (von Larrabee und Itanium mal abgesehen). Aber scheinbar haben sie es nicht geschafft mit einer neuen Architektur die Core-Prozessoren zu überflügeln. Vielleicht brauchen sie dafür tatsächlich einen Keller *noahnung*
 
mal sehen was kommt 2021 ist kurz bevor AMD mit ner neun.Arch um.die Ecke kommt
 
mal sehen was kommt 2021 ist kurz bevor AMD mit ner neun.Arch um.die Ecke kommt

Ich denke nicht, dass AMD schon 2021 wieder mit einer neuen Arch um die Ecke kommt. Ich rechne nach der bekannten Roadmap eher mit einem Zen 4 und 5 als mit etwas komplett neuem. :)
 
Als Zen rauskam war die rede davon das es nach der 4 Ausbaustufe was komplett neues gibt. wenn das tempo bebehalten wird
2019 Zen2
2020 Zen2+
Ende 2020 anfang 2021 Zen 3
2021 bis 2022 Zen3+
und 2023bis 2024 Zen 4

ja je nach dem liegt die neue arch zwichen 2024 und 2027 kann swlbsreden auch ganz anders kommen
 
Als Zen rauskam war die rede davon das es nach der 4 Ausbaustufe was komplett neues gibt. wenn das tempo bebehalten wird
2019 Zen2
2020 Zen2+
Ende 2020 anfang 2021 Zen 3
2021 bis 2022 Zen3+
und 2023bis 2024 Zen 4

ja je nach dem liegt die neue arch zwichen 2024 und 2027 kann swlbsreden auch ganz anders kommen

Lisa hat gestern auch Zen5 benannt.
https://www.planet3dnow.de/cms/40244-amd-ceo-dr-lisa-su-im-interview-mit-jim-cramer/

Ich bin mir aber nicht sicher, ob es einen Zen3+ geben wird oder ob der nicht intern als Zen4 geführt wird. Ditto Zen2+
 
ah okay das hatte ich noch nicht gelesen , danke
 
Jetzt hört hoffentlich der Blödsinn auf, daß Zen 4 ausgelassen wird, weil es irgendwo in Asien eine Unglückszahl sein soll.

Die PS4 hat sich in Asien ja angeblich auch nicht gut verkauft, wegen der 4^^^
 
Zurück
Oben Unten