AMD - Zen 3 - 7 nm / 6 nm - Vermeer, Cezanne, Warhol, Rembrandt, Dragon Point

ahh gogeln hilft

Ajinomoto build-up film oder kurz ABF, ist das was fehlt


"Ein fertiger Chip besteht aber nicht nur aus dem Silizium-Die, sondern braucht auch ein Gehäuse – und auch dabei wird die Technik immer komplexer. Seit der Jahrtausendwende setzt Intel auf die Flip-Chip-BGA-Technik, bei der das Die kopfüber (flipped) über ein Raster aus Lotkugeln (Ball Grid Array, BGA) verlötet ist. Die Trägerplatinchen für diese Montagetechnik müssen sehr spezielle Eigenschaften erfüllen, etwa in Bezug auf thermische Ausdehnung und mechanische Stabilität. Die japanische Firma Ajinomoto hat dafür angepasste Isolierfolien entwickelt, die als „Ajinomoto Build-up-Film“ (ABF) lagenweise auf eine Basisplatine auflaminiert sind."
 
Wir hatten das Thema Substrat hier im Januar mal thematisiert:
Ich glaube eher nicht. Das Unternehmen macht ca. 1 Mrd. Umsatz p.a. und davon 42 Mio "Special chemicals":
Das läuft bei denen unter Healthcare und Sonstiges. Daher ist die Auswirkung auf den Kurs dort kaum relevant.
Edit:
Und bei der geographischen Segmentierung wird auch noch deutlich, dass nur 8,7 Mio Umsatz von diesem Healthcare&Sonstiges Segment in Asien (ohne Japan) gemacht werden. Wohlgemerkt die Zahlen sind in Yen (125 Yen= 1 Euro)
Und Sie scheinen auch der einzige Hersteller zu sein. Die Mengen müssen aber entsprechend gering sein.
 
Ajinomoto build-up film oder kurz ABF, ist das was fehlt

Ja und die Firmen in dem Bereich (imo gibt es auch nur 2 bis 3 größere) sind wohl nur in der Lage ihre Produktion um 10% oder so hochzufahren.

Und gerade in dem Bereich haben wohl auch viele Firmen Bedenken zu investieren, weil sie einen neuen Chip-Schweinezyklus befürchten.

AMD und Intel weisen in ihren Cautionary Statements auch immer darauf hin:

the availability of essential equipment, materials, substrates, or manufacturing processes;
 
ich bin bei "Substrate" bisher davon ausgegangen, dass es sich um den Chipträger handelt, also das grüne oder das braune Teile wo der Die draufklebt und früher unten die Beinchen rauskamen. ...
Falsch.
Substrate = Wafer
Auf Wafer Ebene vielleicht (darauf werden die Strukturen ja aufgebaut) aber auf Chip Ebene ist das Substrat meines Wissens nach das Gehäuse des DIE.
 
Mal so ein paar Gedanken, die ich hier rein werfen möchte:

@Tiger-Lake-H:
Viel habe ich hiervon nicht erwartet: Single-Core-Performance sollte ähnlich Tiger-Lake-U sein, iGPU ist gestutzt. Schockieren tut mich jedoch die vermutlich rückständige Effizienz von Intels neuen Cores, sollten die ersten Infos dazu stimmen. Intel schweigt jedenfalls zur Effizienz, was nichts Gutes heißt.

Sieht man sich zumindest die Base-Clocks von Tiger-Lake-H an und vergleich mit Cezanne, dann fällt sofort auf, dass AMDs Cezanne bei etwa gleiche IPC hier rund 30%-50% mehr Base-Takt liefert, der für Multi-Threading bzw. Effizienz wichtig ist. Die deutet an, dass Zen3 ungleich effizienter zu sein scheint als Intels neue Cores. Das ist nicht nur für Tiger-Lake schlecht. Noch schwieriger würde das für Intels Server, denn mit Zen4 in 5nm wird AMD einen weiteren Sprung in der Effizenz machen...der technologische Vorsprung von AMD wird immer größer.

@Alder-Lake:
Mit obiger Erkenntnis zur Effizienz wird der Aufbau von Alder-Lake mit 8C+8C verständlich: Intels neue Performance-Cores scheinen einfach zu ineffizient zu sein, um CPUs mit mehr als 8Cores zu entwickeln. Der Umstieg auf DDR5 dürfte dann wohl hier Alder-Lakes größte Neuerung werden, die aber nur kurz helfen wird. Ansonsten droht dann Alder-Lake bei Erscheinen von AMDs Zen4-CPUs in 5nm noch weiter hinter her zu hinken.

@Diesize:
Auch die Diesize von Tiger-Lake-H überrascht: obwohl der 10nm-Prozess von Intel sogar eine höhere Dichte als TSMCs 7nm-Prozess haben soll, soll Tiger-Lake-H mit etwa 190sqmm sogar größer als Cezanne sein, obwohl er eine gestutzte iGPU hat. Die neuen Cores sind damit auch sehr groß, sodass sie damit nicht nur teurer werden, sondern auch Intels Kapazitäten verbrauchen.


@Allokation Wafer bei TSMC:
Je höher die Stückzahlen von AMDs CPUs/APUs werden, desto eher lohnt es sich, verschiedene, optimierte Dice zu haben, um so kleinere Dice zu ermöglichen: z.B. neben Rembrand evtl. eine Version davon ohne die iGPU für Desktop und Gaming-Laptops und evtl. sogar noch eine gestutze Billig-Version mit nur 4-Cores und 4 CUs (statt 8 Cores und 12 CUs) und evtl. halbiertem L3 sowie Wegfall einiger I/O-Strukturen, die im Mainstream nicht gebraucht werden, um so ein günstiges, sehr kleines Die (<100sqmm) für Massenprodukte zu erhalten.
 
Zuletzt bearbeitet:
Ich denke, wir haben verstanden, dass du viele kleine Dies haben willst. Dass es so kommt, bezweifle ich :-D
 
@Allokation Wafer bei TSMC:
Je höher die Stückzahlen von AMDs CPUs/APUs werden, desto eher lohnt es sich, verschiedene, optimierte Dice zu haben, um so kleinere Dice zu ermöglichen: z.B. neben Rembrand evtl. eine Version davon ohne die iGPU für Desktop und Gaming-Laptops und evtl. sogar noch eine gestutze Billig-Version mit nur 4-Cores und 4 CUs (statt 8 Cores und 12 CUs) und evtl. halbiertem L3 sowie Wegfall einiger I/O-Strukturen, die im Mainstream nicht gebraucht werden, um so ein günstiges, sehr kleines Die (<100sqmm) für Massenprodukte zu erhalten.
AMD hat mit Zen3 schon ein sehr kleines Die von 80sqmmm. Ich glaube nicht, dass AMD nochmal eine 4-Core CPU auflegen wird.
 
Was mir immer noch im Kopf rumspukt ist das AMD angekündigt hat das Ryzen 5000 die letzte CPU ohne GPU sein wird.

Die einfachste Lösung wäre sie in den I/O mit zu integrieren. Wenn man mal um die Ecken denkt, *chatt* könnten sie auch Core/CU Chiplets entwickeln. Keine Ahnung ob das eine sinnvolle und machbare Option ist als großes Ziel eine APU-Core zu entwickeln.
Die Speicheranbindung ist da wohl der Flaschenhals, sehr weite Wege. Taktung und Taktraten gleichen sich immer mehr an.

Bin gespannt was da ausgebrütet wird.
 
Hier erste Testergebenisse zu Tigerlake-H auf anandtech.
Tigerlake-H ist eigentlich weder Notebook- noch Desktop-CPU, weder Fisch noch Fleisch: für Notebook zu gefräßig und für Desktop zu schwach gegen Zen3...

Wie sieht dann bitte Alderlake aus, wenn Tigerlake jetzt schon 190sqmm hat? Werden die Cores nochmals etwas aufgebohrt und noch etwas größer? Deshalb dann nur noch zusätzliche 16 Micro-Cores damit das Ding nicht zu groß wird? 250sqmm oder doch in Richtung 300sqmm?

Auf Intels Präsentation heißte es "up to 20% Single Performance" Steigerung, was weder gegenüber Rocket-Lake noch Tigerlake so enorm viel ist, wenn man berücksichtigt, dass hiervon wohl ein Teil alleine von der neuen DDR5-Anbindung resultieren dürfte. Dann könnte auch Alderlake das gleiche Problem ereilen: weder Fisch noch Fleisch...
 
Zuletzt bearbeitet:
Denkfehler!

Die haben die gleichen Werte und OPN wie die derzeit verfügbaren aber B2 Stepping
 
Wenn jetzt ein neues Stepping für Vermeer auftaucht, dürfte das eher unterstreichen, dass es kein Zen3+-Chiplet geben wird...

Oder: nachdem Vermeer auch ein I/O-Die hat, von dem es vermutlich eine überarbeitete Version gibt (worauf zumindest der 570S-Chipset hindeutet, der das gleich Die verwendet), muss sich dann B2-Stepping unbedingt auf das Zen3-Chiplet beziehen? Evtl. erhält Vermeer einfach endlich ein neues I/O-Chiplet, das jedenfalls weniger Energie verbraucht und somit den Zen3-Chiplet etwas mehr TDP übrig lässt, sodass alleine daraus dann womöglich die +100Mhz resultieren? Wenn das neue I/O-Chiplet einen höheren Takt zwischen den Dice von >2000Mhr ermöglichen würde, wäre das wohl der größere Gewinn.

Oder aber: B2-Vermeer könnte auch einfach jeweils neue Revisionen des Zen3-Chiplets als auch des I/O-Chiplets erhalten. Einfach ein kompletter Refresh?

Sollte es aber mit bzw. von Rembrandt eine Version ohne iGPU (Rembrandt-H) geben, um die Dice kleiner zu bekommen (für Notebook-H braucht es keine iGPU und die Desktop-CPUs bis 8 Cores), was sich für Dice lohnt, die auch große Stückzahlen machen, dann muss sich AMD auch Gedanken machen, wie die Ryzen-5000er Serie dann zusammen gestellt wird: dann könnte nämlich Rembradt-H die Ryzen-5xxx bis Ryzen-5800 (oder dann sogar bis Ryzen-5850) ersetzen: so könnten die Ryzen-5600 bewusst bei max. 4,6Ghz bleiben, damit man dann auf Basis von Rembrandt-H etwas höhere Takte als Ryzen-5700 etc. einpflegen könnte. Aber nur mal so ein Gedanke.

Trotzdem: je länger ich überlege: ein Rembrandt-H dürfte nicht mehr als 120sqmm in N6 werden und im Gaming die aktuellen Ryzen überflügeln, sodass er dann gut gegen Alderlake anstinken könnte, der vermutlich >250sqmm haben dürfte. Mit der "alten" DDR4-Plattform wäre er preislich konkurrenzlos und mit DDR5 kann er womöglich zu großem Teil gut mithalten.
 
Zuletzt bearbeitet:
Was ist das für eine komische Info? AMD bestätigt eine B2-Revision, die erst in 6 Monaten für Desktop-Ryzen kommen soll, aber außer Verbesserung der Produktion und Logistik nichts brächte? Wozu eine bessere Produktion für ein Produkt (Vermeer), das in 6 Monaten in dieser Form kaum noch Stückzahlen machen dürfte: entweder Zen4 steht bevor oder Vermeer macht in aktueller Form in 2022 so oder so gegen Alderlake nicht mehr so hohe Stückzahlen. Das klingt ziemlich absurd, oder?

Sinn macht die Info nur insofern, wenn die "B2-Revision" das Zen3-Chiplet betrifft, weil diese keine funktionalen Verbesserungen/Änderungen besitzen darf, weil es für Milan nämlich noch gebraucht wird, wo es keinesfalls technische Veränderungen haben darf, weil es dann nicht mehr Teil von Milan sein könnte oder erneut lange neu getestet werden müsste.

Aus der Info würde ich daher folgendes lesen: B2 betrifft vermutlich das Zen3-Chiplet, welches evtl. auf N6 portiert worden ist, und zwar in gleicher Größe, aber nur auf EUV, um funktional 100% kompatibel zu bleiben: gleiche Wege, gleiche Latenzen und damit gleiches Verhalten. Bestenfalls braucht es etwas weniger Energie und lässt sich nachher etwas höher takten bzw. die Speed-Distribution ist womöglich besser, was AMD mit "Logistik" (=variabler einsetzbar) meinen könnte (mehr gute Dice sind einfach variabler verwendbar).

Im Ergebnis womöglich: B2 in N6 (?) für etwas bessere Speed-Distirbution, höheres Yield und niedrigere Kosten pro Wafer, das EUV?

Da vom bisherigen Zen3 einige bereits >5Ghz schaffen, würde eine bessere Speed-Distribution womöglich ausreichen, um nun allgemein 5Ghz anzubieten, weil man womöglich dann genug gut taktende B2 hat...

Gleiches könnte übrigens für das I/O-Die gelten: auch hier könnte AMD einfach einen Refresh auf 12nm+ gemacht haben, einfach um es effizienter und eventuell besser taktbar zu machen. Das 570S-Chipset deutet darauf: weniger Energieverbrauch aber vermutlich keine technische Änderung, daher nur ein "S" statt "X".

Zudem: AMD muss seine Ingenieure klug einsetzen. Da stellt sich mir die Frage: inwiefern kann so eine reine Portierung auf einen weiter-entwickelten Prozess, alleine von den Experten der Foundry und deren Dienstleister übernommen werden, ohne dass AMD hier eigene Ingenieure abstellen muss?
 
Zuletzt bearbeitet:
Ich hab zwar keine Ahnung davon, könnte mir aber folgendes vorstellen:

Die N7-Masken werden einfach mittels primitiven "Verkleinerungsglas" (Lupe *chatt* ) zu N6 geschoben. Transistoren werden kleiner, der Platz zwischen ihnen wird größer, der Chip bleibt damit rein äußerlich gleich. Vorteil wäre, man bekäme N7-Kapazitäten für RDNA2 frei, gleichzeitig hat man einen "Opener" für N6 laufen, der beizeiten durch Zen 4 ersetzt werden kann. Man kann quasi die N6-Kapazitäten warm laufen lassen, ohne dass diese von anderen plötzlich weggekauft werden.
 
Ich interpretiere die Aussage, dass sich mit dem neuen Stepping nichts ändert, eher so, dass am unteren Ende ein paar Eimer künftig leerbleiben und am oberen Ende neue dazugestellt werden. Man sortiert aber weiter in dieselben Eimer rein. Nach einem Vierteljahr oder so passiert es plötzlich: es kommen neue Modelle. Wahlweise mit mehr Takt oder geringerer Leistungsaufnahme.
MfG
 
Ich erinnere mich hier an AMDs Athlon-XP, den Thoroughbred-B, der auch nur ein neues Stepping einer sonst unveränderten CPU war, aber dann deutlich höhere Takte ermöglichte. Ohne Grund wird AMD kaum ein neues Stepping von ... ja von was eigentlich genau bringen?
 
Der TBred-B hatte aber ein größeres DIE.
 
Der TBred-B hatte aber ein größeres DIE.
Für TBred-A und -B tauchen hier jeweils drei Die-Sizes auf, aber noch kein TBred-C. Aber es gab anscheinend noch ein TBred-C, der laut einem alten Artikel von hier ein nochmals minimal größeres Die gehabt haben soll. Hat man einfach die Strukturen etwas auseinander gezogen, um höhere Spannungen und damit Takte zu ermöglichen? Es liegt somit nahe, dass AMD auch ein neues Stepping nun auch bei Zen3 (?) gemacht haben könnte, nachdem man ja mit Cezanne und RDNA2 weitere Erkenntnisse gewonnen hat.
 
Zuletzt bearbeitet:
Zurück
Oben Unten