Suchergebnisse

sorry, scheiss Artikel ;) Seite 1 ist ohne Verwertbares. Zumindest aber ne nette EInführung. Der Rest ist unbegründetes AMD glorifizieren. Ansonsten schmeisse ich einfach mal folgende Frage in den Raum. AMD nutzt Strained SI nur lokal. Mit gestrecktem oder Komprimierten Gitter? Ist mit...

Wenn du 4x32 bit gleichzeitig berechnest, hast du 4 verschiedene und unabhängige Ergebnisse, jedes davon mit Single Precision. (W,X,Y,Z) Wenn du mit 128bit rechnest, hast du ein Ergebnis (X) mit "übertrieben extended precision". Den Unterschied kannst du dir ja denken.

Naja, SSE arbeitet mit 128Bit großen Registern, in die maximal 4x32Bit (SIMD) gepackt werden. SSE2 arbeitet je nach Modus (Skalar/Vektor) mit 4x32bit SIMD, 2x64bit SIMD oder 1x64bit skalar. Diese Sache mit der 128bit Genauigkeit bei Grafikchips ist auch so eine Sache. Passt natürlich...

Kann man das wirklich so sagen, dass Intel Kupferinterconnects und SOI von AMD kopiert? Immerhin handelt es sich hier um Technologien, die überall in der Industrie verwendet werden und ein unweigerlicher Schritt in der Entwicklung sind. AMD hat ja auch nicht Intel's 130nm Prozess kopiert...

Negativ auf die Latenz wirkt es sich bei kleineren Lösungen garantiert aus. Also ein simples Dualchannel Interface wird da immer schneller sein. Dafür wird FB-DIMM bei größeren Arrays um ein VIelfaches schneller sein, so scheint es. Der CLou ist, dass der Pufferchip bei FB-DIMM den Speicher...

Na ein K8 mit deaktivierten/entfernten HT Links und Speichercontrollern. Dafür aber mit einem extra angeklebtem S2K Businterface. Klingt nach zu viel arbeit oder? ;D

Ich bin zwar nicht Jan, aber ich denke man sieht, dass AMD den Prozess ganz gut im Griff hat. Dazu zählt ja auch SOI. AMD nutzt aber immernoch PD-SOI so weit sich nichts geändert hat. Ich denke dafür ist der erreichte Nutzen ganz gut. Bei IBM wäre ich mir gar nicht mal so sicher, dass es...

Frage ich mich auch. Mal sehen wieviel davon weiterhin mit Fastpath/Doubles bearbeitet werden kann, und wieviele der unglaublich! vielen SSE3 Befehle ;) wirklich den Vektorpath benutzen müssen.

Liegt wohl daran, dass Nature völlig unabhänging von fast Allem ausser der grafikkarte ist ;) Sobalds deftiger ans ganze I/O System geht wird man was merken. So ein bischen VS/PS stört sich freilich nicht daran.

Von Montecito gibt es z.B jetzt/bald Engineering Samples. Die funktionieren zwar irgendwie, sind aber noch nicht wirklich fertig. Damit können Hersteller schonmal ihre Systeme anpassen und teilweise evaluieren. Meistens haben diese Samples (je nach alter) noch viele Bugs oder einfach Stellen...

Nein :) Intel hat bei SSE und SSE2 ganz eindeutig damit geworben, dass das Internet schneller wird. Ich hab mir sogar auf der Cebit erklären lassen wie *g* Musste mich halt mit dem Lachen zurückhalten. Kurzum: SSE ist schneller beim packen/entpacken der Daten als CPUs ohne. Damit können...

Ich spreche auch nicht vom doppelten Verbrauch. Aber das wird trotzdem Einiges sein. das mit den Speichercontrollern glaube ich aber nicht. Ich denke die haben den 2. Core einfach an den Port1 gehängt, und das ganze I/O zeugs weglassen.

ich bin mir nicht sicher, dass man mit der Spannung so weit runter kann. Vielleicht packt AMD das, aber wir haben es ja hier nicht mit einem Shrink im eigentlichen Sinne zu tun. Als DualCore Prozessor hat man die doppelte Menge an Logiktransistoren in der CPU. Die schlucken den Strom nur...

wenn man was merkt, dann aufgrund von niedriger Latenz.

Ach, sag das doch gleich :) Oder ich lese nächstes Mal einfach 2x durch *g* Aufjedenfall kann es so wie mit Prescott nicht weitergehen. Ich würde gerne wissen, wann man bei Intel erkennen musste, dass ihr P4 Nachfolger ordentlich Probleme bekommt/verursacht. *noahnung*

Um ehrlich zu sein, bevor man eine superscalare CPU so parallelisiert, sollte man dann doch lieber auf Vektorsysteme oder meinetwegen gar VLIW umzusteigen. Es wird wohl fast unmöglich sein, so viel rauszuholen. Das geht ja nicht nur x86 so, auch PowerPC z.B. Überhaupt bin ich der Meinung...

sorry :-[

selbst ohne HT, MCT, Xbar, SRQ hat der Kern viele Veränderungen durchlebt, das wissen wir ja. Nach aussen sieht das für unbetuchte Gameboyspieler wie Tomsspielgefährten vielleicht so aus als wäre es ein billiger Aufguss. Aber über solche Seiten lacht man und dann ist gut. Irgendwo hat jemand...

hmm SSE läuft beim Xp fast vollständig über Microcode/Vektorpath ab. Sicher, dass dafür viele Transistoren nötig waren? Wenn überhaupt....

Hmm vielleicht sollten wir das anders anpacken. Wenn (ich) von anderer Liga sprechen, dann meinen wir nicht die Leistung, sondern das EInsatzgebiet, die Preisklasse und die Marktpositionierung. Und da teilen sich Opteron und IA64 fast nichts, ausser harte Kämpfe in dr Top500 @DresdenBoy...

Ich sehe wir finden einen gemeinsamen Nenner :) Allerdings möchte ich noch ein paar Sachen zum Thema SOI, Processhrinks etc hinzufügen. SOI ist ein Ansatz für bestimmte Probleme. Man kann damit Leckströme ins Substrat reduzieren und die Spannung senken, das hast du völlig recht. Aber das...

Bahnhof sag ich nur. Du stellst hier die verblümtesten vermutungen auf. Zur Erinnerung: Die 90nm Montecito SIND FERTIG und sind/gehen richtung OEMs. Wo steht, dass ein IA64 eher konventienell geschrinked wird? Montecito erhält einige Verbesserungen, CMT z.B. da müsste man schon ein paar...

Halt, nicht so schnell. Das Speicherlimit liegt für DMA Operationen weiter bei 4GB, wenn man nicht über spezielle tricks darauf zugreift. Das hat nichts mit der Hauptspeicheradressierung per CPU zu tun. Eventuell ist die ganze Sache auch mit einer neuen Northbridge lösbar, mal sehen.

Sorry ich sehe die Worte, aber der Inhalt erschließt sich mir nicht. Intel hat beim Prescott die Signallaufzeiten optimiert und es irgendwie geschafft die extrem zu drücken. Damit wäre die Taktschraube in der Hinsicht so gut wie unbehindert. Wäre da nicht da thermische Problem. Das hat aber...