Suchergebnisse

  1. mtb][sledgehammer

    Bulldozer rollt an....

    Ja hast du ;-) Die 256 Bit Operanden sind einfach Vektoroperationen mit 4 bzw. 8 Datenpaketen parallel, 128 Bit Operanden, dagegen 2 bzw. 4 (Double bzw. Singe Precision FP, bei Int eventuell noch mehr). Ergo, ergibt sich für die FPU der selbe Durchsatz in 128 Bit wie in 256 Bit. Vorteil von 256...
  2. mtb][sledgehammer

    Bulldozer rollt an....

    Bei AMD stehts im Software Optimization Guide, irgend ein Anhang. Die werden alle innerhalb der FPU abgearbeitet, da sie die großen Register benötigen.
  3. mtb][sledgehammer

    Bulldozer rollt an....

    Habe das ein bischen mitverfolgt: Es geht doch darum, ob ein BD Kern am Ende mehr oder weniger ALUs hat als der Phenom? Zum Phenom: Ich würde mich was AMDs vokabular angeht an dem orientieren, was man im "Software Optimization Guide for AMD Family 10h and 12h Processors (40546 Rev. 3.13...
  4. mtb][sledgehammer

    Neuigkeiten zum K10

    Und mal nur so nebenbei: auch die Core2 Architektur bingt die richtige SSE Leistung nur dann, wenn der Code vektorisierte SSE Befehle nutzt.
  5. mtb][sledgehammer

    Penryn bis zu 40% schneller als C2D (Conroe)

    Denke ich auch, irgendwie scheint HL2 wohl auch gut in den großen Cache zu passen. Einzige Ausnahme ist natürlich die DivX Version, welche natürlich massiv von SSE4 profitiert.Weiß da jemand genau, welche neuen Befehle sich dafür besonders eignen?
  6. mtb][sledgehammer

    Weg für Transrapidstrecke in München frei

    Sehr richtig, das ist wirklich ein ganzes Stück Geld. Zum Vergleich das ebenfalls schon erwähnte Bahn/Städteprojekt Stuttgart21 samt Neubastrecke Stuttgart Ulm kostet mit 2,8 Mrd relativ gesehen nicht viel mehr. Aber ich gehröre eben auch zu den leuten die der Meinung sind, dass es manchmal...
  7. mtb][sledgehammer

    Bulldozer - AMD Fam 15h - allgemeiner Infothread

    Also Multiply-Add (MA) Operationenbraucht man eigentlich überall. Angefangen bei JPG, über MP3 und Video. In diesen drei Anwendungen gibts eigentlich ausschließlich Fast-Fourier Transformationen (FFT), die am schnellsten mit MA Befehlen durchgeführt werden. Bei anderen Anwendungen weiß ich...
  8. mtb][sledgehammer

    Intel Nehalem

    Ich glaube das ist eher ungünstig. In Die Querschnitten sieht man immer sehr schön, dass die Strukturbreite von unten nach oben zunimmt (fertigungsbedingt ?). Da müsste man was grundlegend dran ändern. Außerdem dürfte sich ein thermisches Problem ergeben wenn man Hotspots übereinander klebt...
  9. mtb][sledgehammer

    Intel Nehalem

    Ich denke mit Nahelem bekommt Intel eben das Problem, was AMD heute mit Barcelona hat: es muss ein einzelner Die sein, welcher außer den 4 Kernen samt Cache noch die Northbridge, und die Speichercontroller beinhaltet. Und da kann Intel eben nicht einfach fröhlich mit MBs prahlen, wie das heute...
  10. mtb][sledgehammer

    AMD offiziell - günstiger X3 ab Dez.07

    Also Tri Core macht für mich in sofern Sinn, dass dem User ein 3x2,6 GHz Chip viel mehr bringt als 4x 2 GHz. Selbst 3*2,4 GHz gegen 4x2 GHz sollte noch für den TriCore günstiger ausfallen, natürlich nicht be Servern, aber bei Heimanwendern. Ein deaktivierter Kern dürfte aber einerseits aus...
  11. mtb][sledgehammer

    Neuigkeiten zum K10

    Was heißt hier die Privatkunden werden mit Füßen getreten: es ist doch wie zu 3Dnow! Zeiten: als AMD Kunde bekommt man ein Produkt, welches dem Privatkunden locker reicht. Das ganze zu einem Top Preis/Leistungsverhältnis. Was sich geändert hat: heute sind AMD Produkte in Bezug auf Stabilität...
  12. mtb][sledgehammer

    Neuigkeiten zum K10

    Falls das dann auch auf andere Benchmarks zutrifft, dann erklärt das worum beispielsweise ein DivX Test eigentlich gar nicht deutlich von SSE2 profitiert (11% kan man auch durch die anderen Verbesserungen erklären). http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3092&p=5 Die rohe SSE...
  13. mtb][sledgehammer

    Neuigkeiten zum K10

    Und die alten Versionen sollen hier und da mal Cache Probleme gehabt haben. Da macht es Sinn, wenn ein Cache lastiges Programm enorm von einer zusätzlichen Cache Stufe profitiert. Würde passen *noahnung* Naja, definitiv auch auch kein wichtiges Programm :] Edit: Hab mir mal die Hilfe zu...
  14. mtb][sledgehammer

    Neuigkeiten zum K10

    me 2 *noahnung*
  15. mtb][sledgehammer

    Weitere Vorab-Einschätzungen des "Barcelona"

    Ich würde sagen 0,0 %, da es sich um exakt den selben Prozessor handelt. Der andere Name ist lediglich für die Marketingabeteilung. Das einzige was wirklich neu ist, ist der passende Chipsatz mit 4 FSBs, 64 MB Cache, ...
  16. mtb][sledgehammer

    Neuigkeiten zum K10

    Insbesondere die Tatsache, dass es kein ein einfacher scharfkantiger Screenie ist, den man relativ einfach fälschen kann sondern ein Photo mit verzerrten Kanten, Farbverläufen, ... Also für mich auch authentischer, aber ich glaube es dann am Montag um wann auch auch immer. Das wird eine lange...
  17. mtb][sledgehammer

    Neuigkeiten zum K10

    Lediglich zum Vergleich http://img344.imageshack.us/my.php?image=superpi1kv5.jpg Habe ich das richtig im Kopf, dass SuperPi nicht multithreaded ist?
  18. mtb][sledgehammer

    Weitere Vorab-Einschätzungen des "Barcelona"

    Da will ich noch betonen, dass Gary Key das über heftig betont hat. IMO sind das keine 2-5% sondern eher ein 10-20% Spielraum, welcher dieses Plus einnimmt ;)
  19. mtb][sledgehammer

    Neuigkeiten zum K10

    Gary Key hat sich nochmal geäußert: Also wenn man das mit der Aussage von M Dell korreliert, dann sind es bei gleichem Takt etwa gleiche Werte in integer und 20+% in fp (ich würde einschätzen (ausgehend von M. Dell) dass es ein sehr dickes Plus ist.) Eigentlich wars doch beim K8 nicht anders, da...
  20. mtb][sledgehammer

    Neuigkeiten zum K10

    Also irgendwie finde ich den Menschen etwas komisch. Auf der zweiten Seiten schreibt er das: IMO die wichtigste neuerung (was auch AMD stark betont): echtes SSEx (also 128 Bit FPU). Was er da als Beispiel anführt ist zwar ganz nett (insbesondere für Sever), aber IMO nichts Spektakuläres.
  21. mtb][sledgehammer

    Neuigkeiten zum K10

    Ich weiß ja nicht worauf du genau raus willst. Aber klar: HT wird wohl nirgends komplett deaktiviert sein können, da die CPU sonst gar keine Daten bekommt. Ich wollte diese insgesamt sehr schwammige Aussage eben nicht so genau auf die Waagschale legen. Was ich mit meiner Aussage ausdrücken...
  22. mtb][sledgehammer

    Neuigkeiten zum K10

    Laut http://sandpile.org/impl/k8.htm
  23. mtb][sledgehammer

    Tigerton-Xeons bereits ab nächster Woche?

    Insbesondere 4 mal FSB plus FB-DIMM Kanäle zur Northbridge routen. Schätze mal das es etwa 2500 Pins sind, welche dieser Chip hat; als kleiner Anhaltspunkt der aktuelle Dual Processor Chipsatz: Intel® 5000P MCH-Chipsatz (Memory-Controller-Hub) - 1432 FC-BGA (Flip Chip Ball Grid Array)
  24. mtb][sledgehammer

    Neuigkeiten zum K10

    Das würde wirklich einiges erklären.
  25. mtb][sledgehammer

    Neuigkeiten zum K10

    Deshalb habe ich auch zwei Screenies mit derselben CPU-Z Version genommen. Und dass diese verschiedene Dinge anzeigtist doch sehr komisch. Naja wie gesagt, einige Dinge sind IMO plausibel, andere wiederum nicht *noahnung*
Zurück
Oben Unten