Suchergebnisse

Von Xilinx gibt es jedenfalls die Ai-Engine in einer DSP optimieren Variante (Gen1) und in einer ML optimieren Variante (Gen2). Beide sind in diversen Versal SOCs zu finden. Das man diese dort nicht als XDNA bezeichnet dürfte wohl eher dem Marketing geschuldet sein *noahnung* Die Alveo Karte...

Das ist genau die AI engine aus den Xilinx Versal SOCs: https://www.xilinx.com/products/technology/ai-engine.html

Ja das könnte so grob hinkommen. Ich vermute aber das AMD dann entweder GDDR7 nutzen wird oder alternativ die Hit-rate vom Infinity Cache deutlich erhöht. (Ersteres halte ich für wahrscheinlicher) Sonst wird ein Leistungsniveau der 7900XT oder sogar noch höher wohl nicht erreichbar sein (dank...

Den spekulieren Specs im Video nach entspricht der N48 fast genau einer 7800XT und liegt knapp unterhalb einer 7900 GRE. Selbst wenn die Leistung pro CU deutlich steigen sollte, wovon im Moment nicht ausgegangen wird, würde die Karte dann an der Speicherbandbreite verhungern. Einzig im...

Ich könnte mir vorstellen, dass AMD bei Samsung die low end GPUs, Cache oder IO Dies, oder vielleicht auch noch einen Mendocino Nachfolger SOC fertigen lässt. Oder mal ganz anders gedacht einige FPGAs. Bei Zen5 oder auch Zen5c halte ich das für extrem unwahrscheinlich, einfach weil dort der...

Auf chipsandcheese sind kürzlich 2 interessante Artikel erschienen. Zen 5’s Leaked Slides und AVX10/128 is a silly idea and should be completely removed from the specification.

Dafür wird Cinebench gerne von Testern als IPC Bench verwendet. Und das benutzt zwar AVX, aber meines Wissens nach immer noch kein AVX-512. Und Intel drückt sich um die unrühmliche Vergangenheit von AVX-512 indem sie es jetzt in AVX10 umbenennen wollen. Je nachdem ob der Code damit...

IPC ist eben auch stark Software abhängig. Zen 5 bietet laut den leaks wohl 50% mehr integer ALUs und AGUs sowie ein entsprechend breiteres Frontend. Das FP Backend bleibt wohl so breit wie gehabt, aber optional mit 512 Bit Ausführungseinheiten. Damit wird also AVX/AVX2 Code wohl kaum schneller...

Die iGPU steckt im IO-Die und hat mit Sicherheit eine eigene Spannungs- und Temperaturüberwachung. Das hilft aber wenig wenn andere Bereiche des IO-Dies mit Überspannung betrieben werden und man dann im laufenden Betrieb den Kühler vom Board reißt. Mit dem neuen AGESA hat AMD ja deshalb nicht...

Angeblich soll nun sowohl die SOC-Spannung limitiert werden, als auch die Notabschaltung des Prozessors konservativer eingestellt werden. Wccftech Das spricht dafür, dass das Problem eher nur in einem irregulärem Betrieb z.b. ohne Kühlkörper auftrat.

Liest sich für mich wie rein ausgedachte Spezifikationen. Die Quelle (ein YouTube Kanal) ist ja auch noch extrem unglaubwürdig. Manches davon kann natürlich zufällig zutreffen es lohnt sich aber kaum darüber zu spekulieren. Die Patente von AMD sind da schon interessanter. Das Problem von GPU...

Achso, das sollen 2 Zen4 + 4 zen4c sein. Das habe ich vorhin beim Lesen irgendwie anders interpretiert und das C beim zweiten Eintrag auch noch übersehen... Die "kleinen" Kerne sollen nach bisherigen hörensagen ja nur beim Cache und der maximalen Frequenz eingeschränkt sein. Letzteres ist bei...

Ein 2 Kern Zen4 mit 2WGP Grafik wildert aber ordentlich im Gebiet eines Mendocino. Ein mindestens 4 Kerner mit 6wgp würde da für mich deutlich mehr Sinn als Abstufung zum großen Phönix machen. Oder sogar sowas wie 6 zen4c Kerne. Die müssten eigentlich bei niedriger TDP effizienter sein als die...

Selbst wenn man die annimmt das die 6950 75W mehr Verbrauch bei gleicher Leistung zur 6900 XT hat kommt man auf keine 50% verbesserte perf/W. Und bei +54% RDNA2/RDNA3 ist die gegebene Erwartung an die Architektur eigentlich eine andere. Habe leider noch keine Tests mit reduziertem Powertarget...

Selbst AMDs angekündigte Ziele wurden leider weit verfehlt. Das wären die lange angekündigten >+50% Perf/W. Laut CB Test sind es -10% bis +18% im Vergleich zur 6900XT. Zweiteres wären die ca. +50% Performance zur 6950XT. Laut Test vielleicht im Schnitt so +30% für die 7900XTX, die 7900XT liegt...

Die beiden neuen Karten sehen ganz interessant aus und entsprechen wohl genau den von AMD angekündigten +50% perf/Watt. Und damit bei gleicher TDP eben 50% schneller. Das neue Dual issue design finde ich nach heutigem Wissensstand aber nicht besonders gelungen. Man verdoppelt die Shader...

Nein ich sprach vorher auch schon von GPUs und Grafikkarten (und allgemein Boards). Das werde ich das nächste besser ausführen. Die 13% muss ich wohl überlesen haben. Beim Rest stimmt ich dir durchaus zu. Kein Grund für schlechte Laune hier. :)

So belanglos ist der Retail Markt aber nun auch nicht. Und bei Grafikkarten gibt es erst recht keine Eco Variante von OEMs mit weniger TDP.

Der Rückgang ist ja vor allem in Client CPU Markt zu beobachten. Da benötigt AM5 vor allem günstige Boards um die Plattformkosten deutlich nach unten zu bringen. HPC wird mit Genoa vermutlich nicht so stark einbrechen. Und bei GPUs hat AMD gute Chancen Marktanteile zu erobern wenn sie deutlich...

Was ist denn nicht einfach? Wenn man die Spannungskurve runter setzt kann die CPU bei gleicher Energie und Temperatur etwas höher takten und wird damit vlt. 1% schneller und effizienter. Wenn man das PPT runter setzt ändert sich bei niedriger Last erst Mal nichts und bei hoher verliert ein paar...

Dass der Chip heiß wird ist ja nicht unbedingt ein Problem, sondern die hohe Wärmeleistung in Form von z.b. 230 Watt, oder nicht? Da hat natürlich fast jeder Kühler so seine Probleme das wegzubekommen. Erst dadurch überhitzt der Chip immer weiter und läuft ins throttling. Bei Zen4 möchte AMD...

Die Shader in viele kleine Chips aufzuspalten war nie wirklich Thema in den Gerüchten. Es wurde nur über ein Doppel Navi 31/32 spekuliert mit 2 großen graphic Dies in eben 5nm. Das scheint sich so nicht zu bestätigen. Der Sinn den Speichercontroller und Cache raus zu bekommen sieht man doch an...

IO und SRAM skaliert schlecht bis gar nicht mit 5nm, daher nur 6nm. Während die Logik sehr gut skaliert aber sich auch nur schwer in 2 dies teilen lässt. Also entfernt man den großen Ballast von dem 5nm graphic die um es möglichst klein zu halten. Die Mini MCD chiplets sind wohl nur wegen der...

Danke für den verlinkten Artikel über die VLIW, GCN und RDNA Architekturen. Obwohl mir das meiste bekannt war, war er sehr interessant. Wenn RDNA3 auf 4x statt 2x SIMD32 wechselt ändert sich eigentlich kaum etwas an der Verarbeitung. Sind immer noch 32er wavefronts in je einem Taktzyklus...

Die GPU chiplets saßen aber sowieso vorher auf einem Interposer. Da macht es denke ich kaum einen Unterschied ob die jetzt auf einen anderen die sitzen. Das CPU chiplet hat dagegen normalerweise ein mikro-BGA auf der Unterseite (eigentlich Oberseite + Flip chip). Da die v-cache chiplets kleiner...