Suchergebnisse

Sind wir wieder in den 1990igern? Im Jahr 2021 wird Samsung seit 25 Jahren eine Fab in Austin/Texas USA haben. Grüße aus der Zukunft.

Wer meint eine leichte Inflation sei kritisch und eine massive Deflation und massive Wertschwankungen dagegen gesund, hat von Volkswirtschaft null Ahnung und fährt mit offenen Augen gegen die Wand. Bitcoin demonstriert seit Jahren, dass es nicht mal die einfachste Funktion einer Währung erfüllt...

Waferpreise sind ja hier verlinkt. Ein 28nm Wafer ist bei 3000$, ein 5nm Wafer kostet das 5-6 fache. Wenn man die Leistungsverbesserungen nicht braucht, spart der kleinere Prozess nicht unbedingt Kosten. Obwohl die niedrigsten Preise pro Transistor aktuell schon bei 14nm liegen dürften und 7nm...

Mit 200mm ist bei 90nm Schluss.

50000 Chips pro Wafer sind selten, man ist eher bei 1000-5000. Schau Dir mal den Revenue-Share von TSMC an und bedenke dann die Waferpreise. Die machen 40% mit >=28nm, das sind 5Mrd $ im Quartal, fast der Jahresumsatz von GF. Aber die 40% machen wahrscheinlich 70-80% der Wafer aus...

Die Eigner haben jahrelang mehrere Mrd. zu geschossen, z.B. den Bau der FAB in den USA finanziert. Irgendwann muss auch mal ein Konzept her, das sich auf Dauer sich trägt, als immer nur als billige, weil zu späte 2nd source gebraucht zu werden. 1612299378 Was macht Dein Telefon ohne Ton...

Klar gibt es da ein Grund! Für jede Änderung der Transistorperformance brauchts Du unter Umständen ein Redesign und auf alle Fälle eine neue Qualifikation. Es schieben sich ja die Timings, was zu Setup oder Hold Time Violations führen kann.

Mal etwas Hintergrundwissen. Samsung macht neben den Applikationsprozessoren (und natürlich Speicher) auch noch ganz andere Dinge. Sie mischen recht aktiv im Securitymarkt mit, sind Marktführer bei DDI (Treiberchips für Displays) für OLEDs und folgen sehr aggressiv Sony bei Imagesensoren (ISP)...

Wow, da muss wirklich was schief laufen bei Intel. Wenn man sich erinnert, welche Herausforderungen die in time bei 45nm bis 14nm gemeistert haben und wie sie jetzt scheitern, krass. Die hatten immer einen PlanB und PlanC, wenn etwas nicht ging und jetzt? 10nm ist seit 4 Jahren noch nicht...

Von welchen Linien redest Du? Halbleiterfertigung ist kein Fließband. EUV ist ein einzelner Litho-Scannertyp. Da ändert sich aber am Rest nicht viel. Da gibt es keine unterschiedlichen Linien. Was eher sein kann, dass TSMC nicht wie blöd in den 7nm Ausbau ohne EUV investieren wird. Man muss...

O.k also nur ein Performanceboost. Ein Hoch auf das Marketing. Der kann unter Umständen ein Redesign erforden. In einer Schaltung können die Transistoren auch zu schnell (Hold time violation) sein. Die Schaltung haben zwar große Margin um die normalen Schwankungen zu vertragen, aber dann sollte...

12nm ist in ein Performanceboost und eine schmallere Zelllibary. Beides bedeutet ein komplettes Redesign. Neben Timingänderungen die zu logischen Designänderungen führen müssen, muss sich da auch rein physisch komplett was ändern, wenn die Zellreihen statt 576nm (9Tracks) nur 480nm (7.5 Tracks)...

Der nächste Schritt wäre eine zig Mrd. Investion gewesen, um die Produktion zu ermöglichen und viele weitere um sie auszubauen. Und Milliarden wurden sicherlich auch nicht in die Entwicklung gesteckt. Und vieles was im Namen von 7nm investiert wurde kann sicherlich auch anders verwendet werden.

Als Experte volles dislike. Eine minimale Auflösung die nur knapp unter einem Mikrometer liegt, das schäfft selbst ein Lichtmikroskop. Ein gutes REM kostet auch keine zig Millionen (high end gibt es für ne halbe), und das Bild was die Fine am Ende zeigt ist eine TEM Aufnahme kein Raster. Der Typ...

Ist zur Zeit nicht alles bei GF?Kaveri kann nur von GF da im reinem GF Prozess. Vielleicht noch ein paar Grafikprodukte in 28nm kommen von TSMC. 14nm läuft doch ordentlich. Vielleicht hat man nur Angst/Bedenken nicht genügend Kapa in 7nm zu haben. Außerdem Vega ist sehr speziell, riesiges Die...

AMD ist eher alles HPC, SoC ist eher der ganze Mobilkramm von Qualcomm, Apple und Co. Meist ist das nicht nur eine andere Deviceverteilung (also welche konkretten Einsatzspannungen die Transistoren so haben, meist bietet man so 3-4 verschiedene an, von sparsam bis schnell), sondern auch andere...

@Uwe Völlig richtig, wobei die Pattern für den Logikteil trotzdem von extern kommen. In sogenannten scan chains sind alle flip flops (Gatter die mit dem Clock das Signal vom Eingang auf den Ausgang schieben) nochmal miteinander in Ketten verbunden. Dabei testet man erstmal nur die scan Kette...

Die Test auf Wafellevel sind aber was anderes. Du kannst da nicht den Prozessor normal betreiben. Weder liefert der Tester genügend Strom ran noch genügend Wärme ab. Auch dürfen die Kontaktwiderstände und Impedanzen der Kontaktierung durch Nadelkarten zu hoch sein. Die Test laufen bei relativ...

5 Jahre FinFET auf bulk in Produktion bei Intel und aktuell bei den 4 "leading" Foundries und nicht eine SOI Variante ist doch eindeutig. Bulk geht und hat scheinbar Vorteile gegenüber SOI. Generell ist es immer komplexer als das man etwas generell sagen könnte. Was für ein schönes Paradoxon;-)

Das reden wir wirklich aneinander vorbei, ich dachte wir reden nur vom Zen core. Weil ein IO hat natürlich ganz andere Transistoren und IP als ein CPU core und die GPU sieht auch komplett anders aus. Core-IP habe ich als Zen-4-Kern-Block verstanden

Du hast was von dichter packen erzählt und dann später noch Trinity als Beispiel gebracht. Genau dieses "dichter Packen" (als der Wechsel des IP Unterbaus) wurde bezweifelt und ich habe im Gegenteil auf andere Möglichkeiten verwiesen als so ein radikaler Schritt. Egal ob Fertigungstricks oder...

"Mit Hilfe der Fertigung kann man da etwas hier und her schieben z.B. durch global längerer oder kürzer Transistoren, ein nm macht da schon ganz schöne Unterschiede." Andere Stellschrauben sind Implantdosen, RTA Peak Temperaturen, dickere Spacer, alles was die Einsatzspannung verschiebt...

Nochmal Dein simplifiziertes, selbsterfundenes "weniger dicht"* bedeutet nicht nur ein neues Design, sondern ein neuer Designbaukasten (zumindestens war Dein Trinity Beispiel genau das). Dahinter stehen Aufwand, Resourcen, Risiko. Um die von Dir genannten Ziele zu erreichen (schnellere CPU bei...

Das liegt daran, das AMD zu dem Zeitpunkt ziemlich 2-gleisig fuhr bzw. alte Zöpfe mitschleppte. Der CPU-und der GPU-Teil nutzten völlig unterschiedliche Designbibliotheken. Und wie ich sagte wurde auch hier die komplette Bibliothek umgestellt, das ist nicht finetunning, das ist Neubau, ähnlich...

Die Unterschiede ergeben sich, weil es verschiedene Zellbibliotheken sind. Wie gesagt, das tauscht man nicht einfach aus. Du kannst nicht einen Transistor breiter oder schmaller machen, weil es das Timing versaut. Da stecken jahrelange Entwicklung drin. Mag sein das man ein paar critical paths...