AMD Athlon 64 X2 5000+ "Windsor" - Ein erster Überblick

[Bokill]

Blödsinn ist das überhaupt nicht, eine Anhebung auf 333MHz ist im Moment die einzige Möglichkeit den aktuell schnellsten Speicher (DDR2-667) voll auszuschöpfen. Wer weis, warscheinlich wird der Referenztakt noch angepasst wenn DDR2-800 validiert wurde.

Und irgendwie kann ich dein Problem mit der HT-Infrastruktur nicht nachvollziehen, denn der HT-Link bleibt nach wie vor bei 1000 MHz, das ist auch bei 333MHz Referenztakt kein Problem (s.o.). (wo gibts eigentlich einen HT-Link mit 200, 400 oder 1400MHz?)

Das ist kein grosses Thema, weil alle Hypertransportchips bei dem allerkleinsten Referenztakt mit dem kleinsten Teiler 1 starten.

Wenn dann das BIOS seine ganz speziellen Wünsche anmeldet, dann kommen erst die höheren Taktraten und Teiler zum Zuge.

@SKYNET denke dran, der HyperTransportlink wird nicht nur von AMD genutzt, sondern auch von anderen Herstellern [P3D]. Da sind MIPS Designs von Brodcom, PMC-Sierra, Raza Microelectronics [hypertransport.org] und programmierbare FPGAs von Altera, Xilinx auch bei. Da ist ein HyperTransportlink Takt von 2x1000 GHz teilweise ziemlicher Overkill.

Wenn der FPGA-Chip selber nur einen Takt von 400 MHz hat. Da reicht auch ein HT-Referenztakt von 100 MHz mit einem Multiplikator 2: -> 2x 100 MHz = 200 MHz --> Da HTr. im DDR-Verfahren Daten überträgt, resultieren so 2x 200 MHz = 400 MHz Datenratentakt.

MFG Bobo(2005)

 

[Gipsel]

Das ist kein grosses Thema, weil alle Hypertransportchips bei dem allerkleinsten Referenztakt mit dem kleinsten Teiler 1 starten.

Wenn dann das BIOS seine ganz speziellen Wünsche anmeldet, dann kommen erst die höheren Taktraten und Teiler zum Zuge.

@SKYNET denke dran, der HyperTransportlink wird nicht nur von AMD genutzt, sondern auch von anderen Herstellern [P3D]. Da sind [..]

Guter Punkt. Das alles wird AMD nicht über den Haufen werfen. Einer der Hauptpunkte der HT2.0 Spezifikation ist die hundertprozentige Abwärtskompatibilität.
Der einzige Modus eines HT-Links, den absolut jedes Gerät (egal ob HT1.0 oder 2.0) beherrschen muß, ist die 200MHz Variante, mit der Nebenbedingung, daß alle Links ihren Referenztakt (200MHz) von einem einzigen Taktgenerator bekommen. Auch HT2.0 links müssen beim Booten erstmal mit 200MHz loslaufen. Das heißt, daß auf absehbare Zeit vom Referenztakt von 200MHz nicht wegzukommen ist. HT 2.0 geht momentan bis 1400MHz (1600MHz taucht zwar auch schon auf, da gibt es aber noch keine "electrical specification"). Da fällt doch irgendwie auf, daß alle definierten Frequenzen (außer 1000MHz) nicht so recht durch 333MHz teilbar sind.
Daher nochmal meine Meinung: vr-zone haben schlicht Multiplikator mit Speicherteiler verwechselt und der Speicherteiler wird wie bisher ermittelt (Taktfrequenz durch gewünschte Speicherfrequenz und dann aufrunden).
Ansonsten, warten wir einfach bis zu den ersten Screenshots.

Gipsel

 

[Gipsel]

welches board hat nen HT takt von unter 800MHz?!

und alle neuen boards haben 1000MHz

nForce3

auch die neuen Boards laufen alle nach dem Start erstmal mit 200MHz.

 

[Gipsel]

irgendwie kann ich dein Problem mit der HT-Infrastruktur nicht nachvollziehen, denn der HT-Link bleibt nach wie vor bei 1000 MHz, das ist auch bei 333MHz Referenztakt kein Problem (s.o.). (wo gibts eigentlich einen HT-Link mit 200, 400 oder 1400MHz?)

Das Problem ist die Zusammenarbeit verschiedener HT-Geräte in einem System. Die müssen sich erstmal untereinander "absprechen", was sie denn wie schnell können. Dazu gibt es natürlich auch eine Spezifikation, die AMD sicherlich nicht von heute auf morgen umwerfen wird. Und die besagt eben, daß das alles bei 200MHz zu geschehen hat.

Langsamere HT-Links gibt es zum Beispiel für die Anbindung von Southbridges oder von spezialisierten Chips (z.B. FPGAs) auf entsprechenden Boards.
1200 und 1400MHz werden momentan noch nicht eingesetzt, sind aber schon spezifiziert (1600MHz ist in der Spezifikation auch schon erwähnt). Dies zeigt ja, daß AMD wohl nicht so schnell vom 200MHz Referenztakt weggehen wird.

Gipsel

 

[SKYNET]

nForce3

auch die neuen Boards laufen alle nach dem Start erstmal mit 200MHz.

das wäre mir aber neu... meins hat am start sofort 1000MHz HT gehabt... so wie jedes PCIe S939 board!

und jetzt hat es 1218MHz...

 

[Reisi]

das wäre mir aber neu... meins hat am start sofort 1000MHz HT gehabt... so wie jedes PCIe S939 board!

und jetzt hat es 1218MHz...

Nö da hat er schon recht, nur dauert der Start eben nur ein paar ms. Eben solange bis das BIOS bereit ist.

 

[rkinet]

Wie wäre es damit ?

CPU-Basistakt So. M2 = 166 MHz:

- daraus intern per PLL 1000 MHZ = *6
- daraus intern per PLL 333 MHZ = *2
- 200 MHz Takt intern per 1000 MHz / 5

Nachdem die CPUs eh seit So. 939 / So. 940-90nm den 1 GHz Takt intern immer haben (HT), wäre dies eine Lösung des Problems.

Die CPU selbst hat ja intern schon Multiplikatoren bis 25.
Eine 2,5 GHz / DDR-II 667 CPU hätte dann eben 166 MHz *15
Bei DDR-II 800 würde man wieder den 200 MHz Takt (aus 1000 MHz erzeugt) nehmen.

Der X2 5000+ könnte dann 2,5 GHz / 2* 1M / DDR-II 667 haben und würde ins PR+ Raster vs. X2 4800+ noch gut passen.
Die 2* 2,66 GHz sind auch bzgl. 90nm Fertigung problematisch, selbst bei 120 Watt TDP würde hier AMD kräftig ans Limit gehen ohne finanziell etwas davon zu haben.
Der Wert wäre etwas für einen DC-FX als Abschluß der 90nm Technik so Mitte 2006.

 

[Bokill]

Wie wäre es damit ?

CPU-Basistakt So. M2 = 166 MHz:

- daraus intern per PLL 1000 MHZ = *6
- daraus intern per PLL 333 MHZ = *2
- 200 MHz Takt intern per 1000 MHz / 5

Nachdem die CPUs eh seit So. 939 / So. 940-90nm den 1 GHz Takt intern immer haben (HT), wäre dies eine Lösung des Problems.

Die CPU selbst hat ja intern schon Multiplikatoren bis 25.
Eine 2,5 GHz / DDR-II 667 CPU hätte dann eben 166 MHz *15
Bei DDR-II 800 würde man wieder den 200 MHz Takt (aus 1000 MHz erzeugt) nehmen. ...

Das ist Quatsch, fehlt jetzt noch ein Kommentar, dass der Speicher synchron mit dem Bus laufen muss.

Der Referenztakt vom HyperTransport ist nun mal vollständig entkoppelt vom Speicherbus. Schau mal in den OC-Guide von xxxmartin zum K8 [P3D] rein, dann verstehst du dass dein Vorschlag wieder ein Schritt zurück ist, in die Zeiten eines parallelen Busses.

 

[Antarctica]

Der Referenztakt bleibt mit Sicherheit bei 200 MHz, da der standardisierte HT-Link da mit dranhängt. Ansonsten müsste beim M2 der HT-Link vom Referenztakt entkoppelt werden, was nur weitere Umwandlung und damit Leistungsverluste bringt.
Der Speichertakt wird wie bisher mittels Teiler vom CPU-Takt abgeleitet. Dabei wird der Teiler eben ein bisschen anders gewählt, bzw. eigentlich doch genauso wie bisher: ceil(ramclock/cpuclock).

Bei größeren DualCores stößt DDR1-400 an seine Grenze, darum sollte man DDR2 einführen. Es gibt aber keinen Grund, gleich DDR2-800 für DualCores zu wählen, da diese mit der großen Bandbreite gar nix anfangen können und somit nur die Yieldrate der neuen Prozzis negativ beeinflusst wird. Für QuadCores wird DDR2-800 oder gar DDR2-1066 jedoch nötig sein...