AMD Interposer Strategie - Zen, Fiji, HBM und Logic ICs

[sompe]

@[3DC]Payne
Das hatte der GK110 doch auch bekommen. Sowohl die 780Ti, als auch die Titan Black kamen mit dem GK110B daher, wobei der GF110 eher an ein Redesign erinnert bei dem diverse Schwachstellen des GF100 behoben wurden.

 

[Complicated]

Eine recht interessante Diskussion die sich bei Reddit rund um die Eigenschaften von HBM basierten GPUs entspinnt. Erste Tests stellen Unterschiede fest beim Speichermanagement und der dadurch benötigten Speichergröße:
https://www.reddit.com/r/Amd/comments/4a9xut/how_does_hbm_function_differently_than_gddr5/

It shows the 4GB hmb on fiji cards behave differently than traditional vram really has in the past. It show very little difference in frame rate between high texture settings(which use about 3.5GB vram) and very high(which uses ~4GB vram on the card and 1.8GB system ram). With gddr5 this would have slowed things to a crawl, fps wise, and made the game stutter like mad, and indeed at the launch of Rise of the Tomb Raider it did I experienced it first hand so I turned settings down to a mix of medium and high. It would make my fps drop to the mid 20's and stutter like mad as it thrashed from the ram to the vram, so about 30 minutes in to the game I turned the settings down. I beat the game before the amd driver or any patches came out for it.
The link I posted makes it look like HBM is now being used more as cache. I tested it myself and with DOF off, screen effects film grain, and lens flare off, and AO "on" and everything else as high as it will go(including textures) I am averaging around 65fps even two hours in to the game now.
The game is using more than the 4GB of vram my furyx has, and now unlike at launch thats not effecting performance at all as far as I can tell. Ether the AMD drivers or a patch for tomb raider(with it being an nvidia title I am assuming the former) changed how (at least this one game) uses vram.
When all the information about hbm was coming out someone said that it would remove the bottle neck for overflowing vram in to system memory, it looks like they were right on the money. Assuming adequate speed system ram(I have quad channel ddr4 2666mhz) it looks like hbm may turn into a 'cache' now instead of normal vram.

Hier scheint sich abzuzeichnen, dass bei der Verwendung von HBM-GPUs der verwendete Systemspeicher ebenfalls eine große Rolle spielt. Dynamic VRAM, Unified Memory Funktionen in Form von HBM-Cache auf der GPU.
AMDs Joe Macri hatte sich dazu geäußert bei arstechnica:
http://arstechnica.co.uk/informatio...hbm-why-amds-high-bandwidth-memory-matters/2/

"You're not limited in this world to any number of stacks, but from a capacity point of view, this generation-one HBM, each DRAM is a two-gigabit DRAM, so yeah, if you have four stacks you're limited to four gigabytes. You could build things with more stacks, you could build things with less stacks. Capacity of the frame buffer is just one of our concerns. There are many things you can do to utilise that capacity better. So if you have four stacks you're limited to four [gigabytes], but we don't really view that as a performance limitation from an AMD perspective."

"If you actually look at frame buffers and how efficient they are and how efficient the drivers are at managing capacities across the resolutions, you'll find that there's a lot that can be done. We do not see 4GB as a limitation that would cause performance bottlenecks. We just need to do a better job managing the capacities. We were getting free capacity, because with [GDDR5] in order to get more bandwidth we needed to make the memory system wider, so the capacities were increasing. As engineers, we always focus on where the bottleneck is. If you're getting capacity, you don't put as much effort into better utilising that capacity. 4GB is more than sufficient. We've had to go do a little bit of investment in order to better utilise the frame buffer, but we're not really seeing a frame buffer capacity [problem]. You'll be blown away by how much [capacity] is wasted."

 

[Alter Sack]

@cyrusNGC_224
Gerade am Anfang dürfte die Chip Ausbeute lausig sein, weshalb man bei einer frühen Volumen Produktion auf die hohen Verkaufspreise des professionellen Segments geradezu angewiesen ist um nicht kräftig Verlußte einzufahren. Ich halte es sogar für denkbar das die ersten Produkte nur in kastrierter Form auf den Markt kommen.
Die großen Produkt Volumen für den deutlich geringeren Preis im OEM Bereich wären da pures Gift.

Ja und ? Aber sie legen die Messlatte
hoch, sichern sich den guten Ruf und
verkaufen damit die kleinen Chips,
während der Konkurrent mit dem
Loserimage im Regen steht. ...wie immer.

 

[Stefan Payne]

Wobei das nicht die einzigen Probleme sind, die AMD beim Image hat...
Wenn man mal mit Leuten spricht, die sich wenig bis gar nicht mit Hardware auseinander setzen, bekommst du die 'interessantesten' Storys über AMD und nVidia...

Da muss man durchaus mal anfangen, aber, wie immer, ist daran schlicht die normale Mainstream Presse Schuld, die gleich jeden Furz von nVidia riesig aufbauscht und AMD ignoriert.

Und wenn gar nix mehr geht, kommt der Treiber-Bullshit wieder hoch...
Sofern man nicht gerade ein Crossfire System hat, laufen die AMD GraKas eigentlich ziemlcih gut und problemlos, wohingegen man bei nVidia eher auf Probleme stößt...

 

[y33H@]

Die böse böse Mainstream-Presse. Wie gut, dass du immer fleißig gegen den Strom schwimmst und über Nvidias Probleme berichtest - danke!

Ich helfe dir kurz: Quantum Break läuft auf Geforce richtig mies und stürzt gerne ab.

 

[Casi030]

Warum sollte er nicht,geht einer bei AMD wird auch ein RIESEN Fass auf gemacht.Macht Intel/nVidia Scheiße,gehen dort Leute , kommt der große Besen und der Teppich wird hoch geklappt.

 

[y33H@]

Ich fürchte, das ist eure äußerst subjektive Wahrnehmung und kein objektiver Fakt.

 

[Mente]

y33H
na dann mal die frage 3 von 4 Treibern nacheinander versaut klingelts? ah ja das kann ja mal vorkommen ... die jungs von NV machen ja die besseren treiber ...

 

[y33H@]

Welche sollen das denn sein und was wurde versaut? Die täglich verwendete Titan X jammerte nicht die letzten Wochen ...

 

[Complicated]

Interposer....

 

[poiu]

Der Größte Unterschied zwischen AMD und NV ist die PR

während NV so ein Desaster wie der 970 RAM und fehlende Feature, nennen wir es mal Beschiss oder denn fehlenden DX12 AS gut wegdiskutiert und die Fans das auch noch gut finden Dafuq

Ist die AMD PR einfach nur eines desaströs das fängt bei " verbieten Partnern sample zu verschicken, lassen jedem Redakteur vor launch 24h Zeit, ups schieben noch schnell Treiber update hinterher, verschicken in D. ein sample das lassen wir dann immer per Express abholen, der Versad alleine kostet soviel wie das sample....."

geht über schlicht Unfähigkeit NV und Intel Fehler für eigene PR auszunutzen.
Zu Fails bei Presse da wird Jahr für Jahr Samples verschwendet an NV Fanboy die 101% auf AMD hauen werden....


Ich bin da eher neutral eingestellt nutze Intel in Laptop NV hier mal AMD da NV und jeder Hersteller hatte da schon Treiber Fehler. Wobei das heute echt lachhaft ist, ich kenne noch S3 & Co Treiber aus denn 90errn und frühen 2k

PS AMD PR da machen ja die Fans bessere das NV Ing Video war ein viraler hit, ich hätte mit dem Typen noch eines gedreht xD an stelle von AMD

 

[Complicated]

Der Größte Unterschied zwischen AMD und NV ist die PR

während NV so ein Desaster wie der 970 RAM und fehlende Feature, nennen wir es mal Beschiss oder denn fehlenden DX12 AS gut wegdiskutiert und die Fans das auch noch gut finden Dafuq

Ist die AMD PR einfach nur eines desaströs das fängt bei " verbieten Partnern sample zu verschicken, lassen jedem Redakteur vor launch 24h Zeit, ups schieben noch schnell Treiber update hinterher, verschicken in D. ein sample das lassen wir dann immer per Express abholen, der Versad alleine kostet soviel wie das sample....."

Ich finde es bedenklich, dass technischen Webseiten (oder jene die so tun als ob sie sich technisch mit der Materie befassen) es von der PR und der Logistik bei Testsamples abhängig machen wie eine technische Analyse der Produkte ausfällt. Wie soll man eine solche Redaktion ernst nehmen die das überhaupt thematisiert im Bezug auf schlechte Presse für AMD? IMHO geht es hier um Erscheinungstermine, Werbeeinnahmen und Klickzahlen. AMD baut Hardware und ist nicht Erfüllungsgehilfe von Geschäftmodellen die darauf basieren als Erster zu veröffentlichen anstatt technisch korrekt zu berichten.

Die Aufgabe der Redaktionen ist hinter die PR zu schauen und das für den Endkunden technisch Transparent zu machen. Nicht sich selbst davon beeinflußen zu lassen.

 

[poiu]

natürlich hast du recht, darum ging es mir auch nicht sondern eher das die es selsbt unglaublich vergeigen.

Ich hab mit Graka Tests nichts am Hut aber ich höre viel auf Messen und es ist irgendwie mein subjektives empfinden aber du kannst ja selsbt bei den Kollegen mal lesen -> in eigener Sache

http://ht4u.net/reviews/2015/amds_furie_radeon_r9_fury_x_im_test/

Übrigens ich gebe dir da auch bezüglich Recht siehe auch PKW Printtests wo der Redakteur dann irgendwo in denn Süden geflogen werden, beeinflusst denn Test überhaupt nicht

Soweit mir bekannt machen das auch einige Große IT Buden

 

[isigrim]

@Complicated
Grundsätzlich stimme ich Dir zu, aber du wirst die menschliche Komponente - zum Glück! - immer dabei haben. Und wenn sich AMD da ein paar mal dumm anstellt, frustriert es einfach. Ein Blick auf Michael Larabel in Bezug auf Samples dürfte diesbezüglich erhellend sein.
Nvidia dagegen betreibt eine teils perfide Form der Benachteiligung von Portalen, die nicht nach ihren Vorgaben spielen. Spielt man aber nach ihren Regeln, wird man schön hofiert.

Beides zusammen dürfte erklären, wie es zu den teils unterschwellig teils offensichtlich tendenziösen Berichterstattungen kommt.

P.S.:
Ich bewundere übrigens Michael Larabel angesichts bisheriger Erfahrungen für seine Bemühung um Objektivität.

Aber bitte nun zurück zum Thema.

 

[Complicated]

Niemand hat gesagt Journalist zu sein wäre ein leichter Beruf. Doch ist das ja selbst gewählt. Dann sollte man sich diesen Maßstäben stellen und zumindest sich bemühen Ihnen gerecht zu werden. Wenn es nicht gelingt muss man die Kritik aushalten und im besten Fall daran arbeiten es zu verbessern. Nur leider scheinen sich immer weniger überhaupt darüber Gedanken zu machen was Ihre eigentliche Aufgabe ist.

Aber du hast Recht...Interposer

 

[cyrusNGC_224]

AMD baut Hardware und ist nicht Erfüllungsgehilfe von Geschäftmodellen die darauf basieren als Erster zu veröffentlichen anstatt technisch korrekt zu berichten.

AMD entwickelt Hardware. So viel Zeit muss sein.

 

[Complicated]

Stimmt

 

[BoMbY]

Xilinx hat übrigens schon Multi-Die-Interposer-Produkte:

"The Xilinx Virtex-7 H580T employs two 28-nm FPGA slices and a high-speed SERDES slice with eight 28-Gbit/s transceivers implemented in 40-nm technology."

Und:

"Their stacked-silicon interconnect design provides tens of thousands of I/Os that interconnect multiple FPGA chips. The latency of signals passing between FPGAs is also reduced to 1/5 of that of standard I/Os."

Nur mal als Idee wie so etwas aussehen könnte.

 

[BoMbY]

Schon was älter, bin ich gerade nochmal drüber gestolpert:

SK Hynix, Amkor Technology, eSilicon, Northwest Logic and Avery Design Systems announce new HBM white paper: “Start Your HBM/2.5D Design Today”

[...]

This white paper presents a complete HBM supply chain that is delivering and supporting customer HBM designs now.

This informative HBM design white paper, as well as a video of the companion webinar, is now available online.

Hier das Whitepaper PDF: Start Your HBM/2.5D Design Today

Edit: Daraus ganz am Ende:

The introduction of AMD’s HBM-based Fiji product not only proves the manufacturability of HBM 2.5D designs, but the marketability of such a product.

[...]

Additionally, two HBM production designs for HPC and networking, one at 28nm and one at 14nm, expect to ramp to volume this year.

Und noch ein interessantes PDF: Expand System Performance with High-Bandwidth Memory: HBM Gen2 Hardened PHY Solution on Samsung 14LPP

Von der Produktseite:

eSilicon also develops HBM Gen1 and HBM Gen2 PHY, DLL and I/O libraries, catering to a wide variety of customers and market segments from 28nm to 14nm/16nm.

 

[poiu]

hier wieder ein hervorragendes Beispiel für die vorzügliche der AMD Marketing und PR Abteilung

http://www.pcgamer.com/total-war-warhammer-benchmarks-strike-fear-into-cpus/

da hebt eine Seite die Vorzüge der AMD Karten hervor in dx12 und liefert einen interessanten Test, nutzen die das irgendwie, postet das AMD bei Facebook.

Natürlich nicht, wir sprechen ja von AMD xD die Posten bei Facebook Tastatur Bild.

wenn nicht so traurig wäre, wäre das schon beinahe lustig.

@Complicated

korrekt, wobei man auch die Praxis verstehen muss. Nehmen wir mal du hast die Idee für einen guten Artikel, bei einigen Herstellern rennst du da offene Türen ein, bei anderen immer wieder Ablehnung, keine Support oder Unfähigkeit. Was wird das Resultat sein, natürlich rennst du immer wieder gegen eine Wand bist ja Journalist so muss das sein.

ich bin hier nicht Contra AMD, hab selbst lange gehabt, aktuell werkelt eine AMD Karte im System, aber das ist das äußere Bild das die abliefern . Ich finde das nur so unterhaltsam wie die sich offensichtlich selbst ein Beinstellen. NV könnte dehnen auf dem Silber Tablett eine Steilvorlage liefern und die würden daraus nix machen. Ach Moment haben die ja mit dem Krüppel 970, eine der meist verkauften GPUs.

 

[BoMbY]

[Falscher Thread, Sorry.]

 

[Complicated]

HBM2 von SKHynix ab 3. Quartal 2016 im Produktkatalog:
http://www.anandtech.com/show/10527/sk-hynix-adds-hbm2-4-gb-memory-q3

SK Hynix intends to initially offer its clients 4 GB HBM2 4Hi stack KGSDs (known good stack dies) based on 8 Gb DRAM devices. The memory devices will feature a 1024-bit bus as well as 1.6 GT/s (H5VR32ESM4H-12C) and 2.0 GT/s (H5VR32ESM4H-20C) data-rates, thus offering 204 GB/s and 256 GB/s peak bandwidth per stack.

Etwas zu den Eigenschaften:

Each DRAM device features two 128-bit channels, which use DDR signaling with a 2n prefetch architecture (256 bits per memory read and write access) and can operate at their own frequency or even in their own mode. SK Hynix uses 21 nm process technology to make its HBM2 memory and eventually plans to offer 2 GB and 8 GB KGSDs (featuring two or eight 8 Gb DRAM ICs) in addition to 4 GB stacks, aimed at providing memory for various applications. All HBM2 memory products from the company will have 1.2 V VDD/VDDQ and will come in new packages featuring 7.75 mm × 11.87 mm (91.99 mm[SUP]2[/SUP]) dimensions.

HBM1 wurde übrigens aus dem Produktkatalog gestrichen

 

[Complicated]

HMC auf Knights Landing soll von Intel zukünftig durch HBM ersetzt werden auch zukünftige auf EMIB basierende Designs sollen HBM nutzen können:
http://www.3dincites.com/2016/03/emib-keynote-take-aways-from-imaps-dpc-2016/

Mahajan also talked about the increasing demand for on-package CPU/memory bandwidth and capacity. Although Intel has integrated a version of the hybrid memory cube (HMC) into its Knight’s Landing Processor (he called it MC-DRAM), Mahajan said high bandwidth memory (HBM) has higher bandwidth than MC-CDRAM and is emerging as the memory-of-choice. While EMIB has not yet been used to package HBM, Mahajan says it is compatible with the technology, as it offers localized high-density interconnects to enable high bandwidth links. Currently, EMIB has been used to package Altera’s Stratix 10 FPGA.

http://www.3dincites.com/2016/03/the-hbm-supply-chain-is-open-for-business/

Three years ago, noted Daellenbach, the hybrid memory cube (HMC) had the market lead on HBM as the memory solution for high performance computing and networking, and was expected to be the winner. But HBM has leapt ahead for a number of reasons: There are a number of sources because it’s a JEDEC standard. It’s also a lower power, and a lower cost solution than HMC. Reportedly, there have also been thermal issues with HMC due to the SERDES.

Also auch Temperatur-Probleme mit HMC das auch teurer ist als HBM trotz niedrigerer Bandbreite. Zudem auch kein JEDEC-Standard.

Auch noch ein sehr interessantes Ergebnis zum Thema "Was ist ein SoC/SiP?" - hier einige Definitionen der Hersteller:
http://www.3dincites.com/2016/03/system-in-package-was-the-big-story-at-imaps-dpc-2016/

There are many definitions of SiP, as we learned from the panelists on Tuesday evening’s SiP Panel, from Rozalia Beica, in her presentation during the Global Business Council, and from Bill Chen in his keynote on Fan-Out SiP:
• Rich Rice, ASE: SiP module is a package or module that contains a functional electronic system or subsystem that is integrated and miniaturized through IC assembly technologies.
• Lee Smith, UTAC: SiP involves heterogeneous integration of diverse functional parts into a standard package format (BGA, leadless, leadframe). It can include passives components and mixed assembly technologies.
• Rozalia Beica, Yole Développement: A SiP is two or more components with different functionalities packaged as a system or subsystem.
• Bob Lanzone, Amkor: we define advanced SiPs as multi-component, multi function products in an IC package. They require high-precision assembly technologies, which leverage Amkor’s strengths.
• Bill Chen, ASE: Heterogeneous Integration refers to the integration of separately manufactured components into a higher level assembly (SiP) that in the aggregate provides enhanced functionality and improved operating characteristics.

 

[hoschi_tux]

Wenn man bedenkt, dass Intel auf der IDF HMC hochgepriesen gegen HBM geschossen hat..

 

[Complicated]

Die SerDes-IP wurde anscheinend auch von Micron zugekauft:
http://www.hybridmemorycube.org/files/SiteDownloads/SerDes for Hybrid Memory Cube Devices.pdf
Avago war mir bis dato auch unbekannt.