AMD liefert die ersten 90 nm Chips aus

Nero24

Administrator
Teammitglied
Mitglied seit
01.07.2000
Beiträge
24.066
Renomée
10.445
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2021
Das Szenario erinnert an die Einführung der ersten Mobile Athlon XP (damals noch <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=989838869">Athlon 4</a> genannt). Auch hier musste das Mobile-Segment als Vorreiter für die spätere Massenproduktion der Desktop-Produkte herhalten. Vorteil: sollten sich kleinere Probleme in der Produktion auftun, sind diese mit den geringen Stückzahlen, die auf dem Mobile-Markt verkauft werden, besser abzufedern, als wenn auf der Desktop-Schiene plötzlich ein paar Hunderttausend CPUs fehlen. Obendrein macht es natürlich Sinn, eine neue CPU - gerade wenn es sich um einen Die-Shrink handelt, der weniger Strom verbraucht - in Notebooks einzusetzen, da hier niedriger Stromverbrauch logischerweise ein wesentliches Qualitätsmerkmal ist.

Und bei AMD geht es nun also los mit den ersten 90 nm Chips für den Mobile-Bereich. Das zumindest berichtet <a href="http://news.com.com/Briefly%3A+AMD+starts+shipping+90-nanometer+chips/2009-1014_3-5219580.html?tag=cd.top" TARGET="b">C-Net News</a> in einer aktuellen Meldung unter Berufung auf niemand geringeren als AMD Chief Executive Hector Ruiz. Beliefert werden derzeit die Notebook-Hersteller. Bereits im nächsten Monat sollen die ersten 90 nm Chips auch an die Desktop-OEMs geliefert werden. Das sollte dann auch der Zeitraum sein, in dem die ersten Tray-CPUs (ohne Kühler) in den Endkundenmarkt purzeln werden. Die Boxed-CPUs (mit Kühler) lassen erfahrungsgemäß immer ein wenig länger auf sich warten.

Mit der Verwendung von 90 nm Strukturen, die bei Intel seit dem <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1075707196">Prescott Prozessor</a> bereits eingesetzt werden, wollen die CPU-Hersteller drei Fliegen mit einer Klappe schlagen. Zum einen werden die CPU-Kerne kleiner. Aus einem Wafer kann man also wesentlich mehr Kerne schneiden, was die Produktionskosten je CPU senkt. Zum Zweiten erlauben kleinere Strukturen die Unterbringung von zusätzlichen Transistoren ohne die Die-Fläche auf unwirtschaftliche Größen wachsen zu lassen. So könnte damit zum Beispiel der Cache vergrößert oder zusätzliche Funktionseinheiten integriert werden bis hin zu einem <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1083234877">Dual-Core Prozessor</a>. Als dritter Pluspunkt für die Migration zu 90 nm steht theoretisch der niedrigere Stromverbrauch auf der Liste, wobei man hier mit einer Pauschalisierung vorsichtig sein muss, wie Intel derzeit am eigenen Leib zu spüren bekommt (wir <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1058963245">berichteten</A>). AMD versucht hier die Leckstrom-Problematik mit SOI in den Griff zu bekommen. Ob das funktioniert, werden wir bald sehen.

Zu den CPU-Codenamen ließ sich Ruiz zwar nicht aus, aber laut <a href="http://www.planet3dnow.de/cgi-bin/newspub/search.cgi?category=all&keyword=roadmap">AMD-Roadmap</a> sollte es sich bei der neuen Mobile-CPU um den K8-Kern namens Oakville handeln, der in 90 nm SOI Technologie hergestellt wird, als Low-Voltage CPU ausgewiesen ist und daher sehr wenig Strom verbrauchen soll. Der Bruder auf der Desktop-Schiene, der weniger auf Low-Voltage, als auf Performance ausgelegt ist, trägt den Codenamen Winchester. Er soll die aktuellen Athlon 64 Prozessoren mit <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1064332862">Clawhammer</a>- und <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1079455902">Newcastle</A>-Core ablösen. Die nächsten Wochen sollten bei AMD also wieder spannend werden...
THX rkinet für den Hinweis
 
Weiß man schon ob in dem Stepping bereits SSE3 integriert ist?
 
Tray CPUs?? Ich dachte AMD vertreibt zukünftig nurnoch Boxed CPUs??
 
AMD bietet nur noch Support für die Boxed CPU's. Zudem sorgen Großabnehmer wie HP etc. dafür, das die überschüssigen Tray CPUs zu den Händlern geraten und damit zu den Endkunden.
 
Mann, ich seh schon die Flut im OC- Forum von Fragen, wieso die CPU nach "geringer VCore- Erhöhung" nimmer tut...:]

Ich hoffe, AMD packt das, dann warte ich noch n paar Wochen mit dem Upgrade auf A64, eventuell wird S939 doch noch dieses Jahr interessant für mich (mit sinkenden Preisen)
Allerdings hat AMD ja schon die Preise massiv gesenkt, war das vielleicht die Preissenkung bei AMD, also dass jetzt gar keine kommt? Quasi als "Vorschuss"? :-/
 
ja, das war DIE preissenkung, die erst jetzt kommen sollte...
 
Original geschrieben von p4z1f1st
ja, das war DIE preissenkung, die erst jetzt kommen sollte...

kommen sollte- weil keine Sau die S939 gekauft hat, haben sie dann Notbremse gezogen oder was ;D

Naja, bietet 90nm effektiv Vorteile für uns?
Also niedrigere VCore, höhere Takte...? Oder kann man das nich garantieren?
 
erm...ja ?

genau die, die du eben genannt hast ;)

und THEORETISCH weniger abwärme....
 
Original geschrieben von Kamui
Naja, bietet 90nm effektiv Vorteile für uns?
Also niedrigere VCore, höhere Takte...? Oder kann man das nich garantieren?
Mit der Verwendung von 90 nm Strukturen, die bei Intel seit dem Prescott Prozessor bereits eingesetzt werden, wollen die CPU-Hersteller drei Fliegen mit einer Klappe schlagen. Zum einen werden die CPU-Kerne kleiner. Aus einem Wafer kann man also wesentlich mehr Kerne schneiden, was die Produktionskosten je CPU senkt. Zum Zweiten erlauben kleinere Strukturen die Unterbringung von zusätzlichen Transistoren ohne die Die-Fläche auf unwirtschaftliche Größen wachsen zu lassen. So könnte damit zum Beispiel der Cache vergrößert oder zusätzliche Funktionseinheiten integriert werden bis hin zu einem Dual-Core Prozessor. Als dritter Pluspunkt für die Migration zu 90 nm steht theoretisch der niedrigere Stromverbrauch auf der Liste, wobei man hier mit einer Pauschalisierung vorsichtig sein muss, wie Intel derzeit am eigenen Leib zu spüren bekommt (wir berichteten). AMD versucht hier die Leckstrom-Problematik mit SOI in den Griff zu bekommen. Ob das funktioniert, werden wir bald sehen.
 
@ Sledgehammer, danke, ich kann lesen :]

Nur wollte ich nach Vorteilen fragen, die auch für mich was bringen- klar, mehr dies pro Wafer is ne klasse Sache für AMD, aber die Preissenkung war schon, und wenn das stimmt, dass keine weitere kommt is der Preisvorteil für User unerheblich.

Mehr Cache- ok, mal sehen ob AMD was bringt, interessiert im Moment in Anbetracht meiner Fragestellung auch nicht.
Genausowenig das Dualcore- Feature, das finde ich jetzt noch zu früh, um auch nur darüber nachzudenken einen derartigen Prozessor irgendwann mal anzuschaffen

Niedrigere Spannung- ja, war ja meine Vermutung. Und höhere Taktraten (ich bin ein bissl ein Overclocker, musst du wissen)
 
Original geschrieben von Kamui
Naja, bietet 90nm effektiv Vorteile für uns?
Also niedrigere VCore, höhere Takte...? Oder kann man das nich garantieren?


AMD kann per 90nm mehr CPUs / Wafer fertigen und im Prinzip auch das heutige untere Preisniveau A64 2800+ = 170$ noch absenken. Oder eben per Sempron in 90nm auffüllen.

Mit 130 nm SOI hat AMD einiges an fertigung geübt und HTr / AMD64 und onboard DRAM-Controller eingeführt.

Mit 90nm Stepping 'D' bzw. nächstes Jahr 'E' wird weiter an diesem Design getunt.


Kein Geheimnis, wer nicht 'Intel' heist in der Chipbranche verringert durch 110 o. 90 nm statt 130 den Stromverbrauch und kann die Vcc absenken.

Auch kein AMD-Geheimnis, per 90nm sinkt der Leistungsbedarf drastisch ab, man kann beim Core fast auf 50% tippen. (s. Dual-Core 90nm <=89 Watt, bzw. Quad-Core 65nm <=89 Watt, jeweils als Summe aller Cores zzgl. I/O-Bauteile auf dem DIE).

Es stehen also bald recht genügsame AMD-PCs an, schnell und kostengünstig. Auch hat AMD so eine erstklassige Basis für bauart-ähnliche Notebook-CPUs.
 
Original geschrieben von rkinet
...
Kein Geheimnis, wer nicht 'Intel' heist in der Chipbranche verringert durch 110 o. 90 nm statt 130 den Stromverbrauch und kann die Vcc absenken.
liegt einfach an SOI, was IBM und AMD verwenden, aber Intel (noch) nicht und geringeren Frequenzen (2,5 statt 3,5GHz bzw. bei den Grafikchips nur ein paar hundert MHz). Wenn Intel auch auf SOI setzt, bzw schon mit dem Pentium M statt Netburstarchitektur, werden die Probleme wahrscheinlich wie weggeblasen sein.


Übrigens kann es sein, daß das doch der Winchester-Core ist, weil Low-Voltage eigentlich schwieriger ist und deswegen später kommen sollte/müßte/dürfte/könnte.
 
Zuletzt bearbeitet:
Original geschrieben von OBrian
...
Übrigens kann es sein, daß das doch der Winchester-Core ist, weil Low-Voltage eigentlich schwieriger ist und deswegen später kommen sollte/müßte/dürfte/könnte.


Lt. Roadmap kommt der Oakville als 'low voltage' und jetzt in H2'04.
Winchster und Oakville sind auch eng verwandt, wenn nicht sogar einfach per Selektion unterschiedene Kerne.


Intel steckt sein Silicium mit Germanium (zumindest beim Prescott) und das Germanium verbleibt im Wafer. Durch den Germanium-Silicium-Mix hat intel wohl hübsche 'Seiteneffekte' auf die Leckströme und Schaltverhalten.

IBM entfernt beim strained SOI-90nm daher auch das Germanium kurz vor der Produktion.

Meine iranie war also berechtigt - Intel geht einen extrem wacklige Sonderweg bei seiner Produktion, der eben daneben ging.
 
wtf is SOI??? *argh*


bye Hübie
 
Original geschrieben von Lenny
Weiß man schon ob in dem Stepping bereits SSE3 integriert ist?
Wahrscheinlich erst im folgenden Stepping. Laut im Netz aufgetauchten Bildern und kleinen Tests hatte da ein 90nm A64 ein D0-Stepping und von CPU-Z wurde noch kein SSE3 angezeigt. Laut VR-Zone soll mit dem E-Stepping SSE3 kommen, wie auch die anderen, schon von Kevin McGrath Anfang des Jahres angesprochenen Änderungen, die auch kleine Geschwindigkeitssteigerungen bewirken werden. Ein Geschwindigkeitsunterschied wurde sogar schon mit dem D0-Stepping festgestellt.
 
Ich glaube, dass SSE3 bereits im D0-Stepping implementiert ist. Folgenden Screenshot habe ich zwar aus einem Beitrag vom 1. April ;), trotzdem dürfte es sich dabei um einen D0-SledgeHammer handeln, der Joke in dem Beitrag betraf ja nicht das Stepping:

cpu-z_cpu.jpg


Zu den anderen CPU-Z Screenshots im Internet, die von einem Oakville stammen... da wird kein Codename, keine Spannung, kein Stepping, kein garnix erkannt. Deshalb würde ich auch nicht darauf wetten, dass die unterstützten Befehlssätze richtig angezeigt werden.
 
Zuletzt bearbeitet:
naja, normalerweise kann cpu-z sowas auch net anzeigen, wenn er die CPU bzw. den Stepping net kennt ;)

war bisher immer so....
 
Eben, und deshalb sind die CPU-Z Screenshots vom Oakville A64 auch nichts wert, da CPU-Z die CPUID nicht kennt. Man kann daraus also nicht schließen, ob SSE3 unterstützt wird oder nicht.

Wundert mich nur, dass CPU-Z die CPUID vom D0-SledgeHammer kennt (siehe Screenshot aus meinem letzten Beitrag).
 
Zuletzt bearbeitet:
Original geschrieben von TheRock
Wundert mich nur, dass CPU-Z die CPUID vom D0-SledgeHammer kennt (siehe Screenshot aus meinem letzten Beitrag).
Es kann auch sein, daß Photoshop diese Steppings kennt ;)

Die Stepping-Nr. 13 ist mir suspekt, da ein Opteron mit CG da ja noch 10 hatte und der "geleakte" 90nm A64 etwas ganz anderes, siehe auch: CB 90nm Artikel
 
Wenn man den Screenshot faken hätte wollen, hätte man sicher ganz andere Teile verfälscht. Zum Beispiel wird in dem April Joke-Artikel von ganz anderen L1 Cache-Größen gesprochen. Die auf dem Screenshot sind noch die tatsächlichen...

Mit der Stepping Nr. versteh ich dich nicht. I kann das schon nachvollziehen:

C0: Stepping 8
CG: Stepping 10
D0: Stepping 13? (wieso auch nicht...)

Ja, der Screenshot auf CB stammt von dem ominösen Oakville. Einige Felder sind leer oder fehlerhaft, zum Beispiel ist die Spannung komplett krumm, auch die Model und Stepping/Revision Info (es wird ein CG-Stepping erkannt). Weiß also jetzt nicht, was du uns damit sagen willst.
 
Zuletzt bearbeitet:
@TheRock:
> Wenn man den Screenshot faken hätte wollen, hätte man sicher ganz andere Teile verfälscht. Zum Beispiel wird in dem April Joke-Artikel von ganz anderen L1 Cache-Größen gesprochen. Die auf dem Screenshot sind noch die alten...

Hast du am April-Scherz mitgearbeitet, daß du das so genau weißt, warum etwas getan wurde und warum nicht?

> Ja, der Screenshot auf CB stammt von dem ominösen Oakville. Die Hälfte fehlt und die Spannung ist krumm. Außerdem wird da ein CG-Stepping erkannt. Weiß also jetzt nicht, was du uns damit sagen willst.

Seid ihr mehrere? "TheRock" impliziert für mich den Singular. Oder meinst du, alle anderen Poster in diesem Thread haben sich dir angeschlossen? ;) Zeigen, nicht sagen, wollte ich nur, daß ein älteres CPU-Z das D0-Stepping wohl kaum besser identifizieren kann als eine neuere Version.

Ich lege mal ein paar Fakten auf den Tisch:
cpu-z_cpu_analyse.png


Die "13" ist irgendwie nach unten verrutscht und der Abstand der "3" bei "SSE3" scheint auch nicht korrekt zu sein.

Und vielleicht kommt dir ja dieser Screenshot, wie du ihn auf dieser Seite unten findest, bekannt vor? ;)
 
Original geschrieben von TheRock
trotzdem dürfte es sich dabei um einen D0-SledgeHammer handeln, der Joke in dem Beitrag betraf ja nicht das Stepping:

Richtig, er betraf die komplette CPU. ;)
Also schon irgendwie auch das Stepping. :]
 
hm, wieso stehtn da jetzt SH7-D0 ?

oder könnte das sein ? weil, mit dem Newcastle hat sich das ja zu einem DH7-xx geändert....

und zum SSE3, was Dresdenboy im bild verdeutlicht -

ja, das is definitv ein fake.....hab nochma geschaut und verglichen:
ss3.jpg


wenn ihr ma beide bilder (also, das von Dresdenboy und meins) vergleicht, merkt ihr, dass das originalbild von mir von einem Prescott beim 'SSE3' insgesamt DREI pixel abstand von dem 'SSE' und der zahl '3' ist...wie bei SSE2 auch...bei Dresdenboys bild jedoch, hat es nur 2pixel abstand.....also: fake
 
Zurück
Oben Unten