News AMD Turbo CORE technology

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
<div class="newsfloatleft"><a href="http://www.planet3dnow.de/photoplog/index.php?n=9124"><img src="http://www.planet3dnow.de/photoplog/file.php?n=9124" border="1" alt="AMD Logo "The future is fusion""></a></div>AMD hat heute seine Pläne bezüglich der eigenen Umsetzung des Turbo-Features konkretisiert. Im wesentlichen bestätigen die neuen Folien die bisherigen Spekulationen. Mit dem vom Marketing offiziell als "Turbo CORE" bezeichneten Feature lassen sich bis zu 3 Kerne gleichzeitig übertakten, um so die Performance zu erhöhen, wenn nur wenige Threads parallel ausgeführt werden. Das Übertakten erfolgt dabei automatisch, wobei die Steuerung durch die Hardware völlig unabhängig von der Software erfolgt, also auch unsichtbar für das Betriebssystem. Dabei soll Jederzeit die Einhaltung der TDP-Grenze von 125 bzw. 95 Watt garantiert sein, wie dies von AMD gewährleistet wird, bleibt weiterhin unklar. Verlässt man sich hier also ausschließlich auf das <a href="http://en.wikipedia.org/wiki/Product_binning" target="b">Binning</a> oder existiert eine bestimmte Funktionseinheit zur Überwachung auf dem Thuban-Die?

<center><a href="http://www.planet3dnow.de/photoplog/index.php?n=9275"><img src="http://www.planet3dnow.de/photoplog/file.php?n=9275" border="1" alt="AMD Turbo CORE technology"></a> <a href="http://www.planet3dnow.de/photoplog/index.php?n=9276"><img src="http://www.planet3dnow.de/photoplog/file.php?n=9276" border="1" alt="AMD Turbo CORE technology"></a></center>

Wenn mindestens die Hälfte aller Kerne im Idle ist und damit auf 800 MHz heruntergetaktet, können bei den Sechskernprozessoren (Thuban) maximal drei und bei den Quadcore (Zosma) maximal zwei Kerne in den "Boost P-state" schalten. Dazu wird für alle Kerne gleichermaßen die Spannung erhöht. Die Kerne im "Boost P-state" laufen mit 500 MHz, für Modelle mit einer 5 an der letzten Stelle im Nummernschema, oder 400 MHz, für Modelle mit einer 0 an der letzten Stelle, über dem Standardtakt. Eine feinere Abstufung ist im derzeitigen Ausbau des Features nicht vorgesehen. Damit der Turbo nicht durch die Umverteilung der Threads auf die einzelnen Kerne verpufft, will AMD ebenfalls die P-state Wechsel weiter beschleunigt haben. Hieran wurde auch schon im Zusammenhang mit dem <a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=375291" target="b">hardwareseitig kontrollierten C1e</a> beim <a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=371097" target="b">C3 Stepping</a> der K10 gearbeitet. Im Gegensatz zu den Nehalem und Westmere Prozessoren von Intel können beim Thuban die einzelnen Kerne aber nicht völlig von der Spannungsversorgung getrennt werden. Dieses Feature wurde bereits <a href="http://blogs.amd.com/fusion/2010/02/08/amd-talks-llano-x86-innovation-isscc/" target="b">für den Llano angekündigt</a>.

<center><a href="http://www.planet3dnow.de/photoplog/index.php?n=9277"><img src="http://www.planet3dnow.de/photoplog/file.php?n=9277" border="1" alt="AMD Turbo CORE technology"></a> <a href="http://www.planet3dnow.de/photoplog/index.php?n=9278"><img src="http://www.planet3dnow.de/photoplog/file.php?n=9278" border="1" alt="AMD Turbo CORE technology"></a></center>

Für die vielen Besitzer von AM2+ Mainboards kann auch beim Turbo grünes Licht gegeben werden, denn auch auf dem alten Sockel soll "Turbo CORE" funktionieren. Einzige Voraussetzung ist ein BIOS-Update, mit dem der Thuban bzw. Zosma unterstützt wird.

<b>Quelle:</b> <a href="http://anandtech.com/show/3641/amd-divulges-phenom-ii-x6-secrets-turbo-core-enabled" target="b">AnandTech</a>

<b>Links zum Thema:</b>
<ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1269782359">AMD Phenom II X6: Kompatibilitätslisten von ASUS und GIGABYTE</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1269571409">AMD Phenom II X6 Line-up mit bis zu 3,2 GHz zum Start? (Update)</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1269339576">Phenom II X6: Turbo mit mehr als einem Kern?</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1269177751">Phenom II X6 alias Thuban unterstützt Sockel AM2+ (2. Update)</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1268990914">AMD Prozessor-Roadmap für 2010 aufgetaucht?</a></li></ul>
 
Zuletzt bearbeitet:

dekaisi

Grand Admiral Special
Mitglied seit
06.11.2006
Beiträge
3.930
Renomée
25
Standort
B
Da nützt kein hin oder her.
DAS TEIL MUSS ENDLCH IM HANDEL SEIN. )((
 

Hasenpfote

Lt. Commander
Mitglied seit
22.09.2007
Beiträge
101
Renomée
0
Soltle das nicht "transparent für das Betriebssystem" heißen?
Schließlich sieht/beeinflusst das BS ja nicht die Taktwechsel.

Transparent heißt doch dass eine Ebene zwischen zwei Ebenen "unsichtbar" ist.
Und die Ebene BS sieht nur die CPU und nicht die Ebene "Takt" dazwischen.
 

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
gemeint ist:

Das BS sieht nichts vom Turbo -> der Turbo ist nicht transparent für das BS

alles klar?
 

Hasenpfote

Lt. Commander
Mitglied seit
22.09.2007
Beiträge
101
Renomée
0
gemeint ist:

Das BS sieht nichts vom Turbo -> der Turbo ist nicht transparent für das BS

alles klar?
Ja, dann ist deine Aussage falsch!
Wenn eine Scheibe transparent ist, sehe ich sie nicht (außer sie ist dreckig! :D ) Ist sie nichttransparent (Milchglas), seh ich die Scheibe und nicht, was dahinter ist.

Das BS sieht den Turbocore nicht, ergo ist es transparent.
 

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
Du siehst das in dem Zusammenhang zu technisch. *buck*


Ich kenne diese Formulierung halt mit der von mir beabsichtigten Bedeutung.

Das BS gibt einen P-state vor (beispielsweise P0), kann aber nichts vom Turbo sehen. Also ist diese Schnittstelle (ACPI) undurchsichtig. Wie der Prozessor diese Vorgabe umsetzt, sieht das BS nicht. Das gilt auch für den C1e. In diesen Modus kann sich die CPU versetzen, hiervon bekommt das BS aber nichts mit. Der C1e wird vom Prozessor unabhängig vom durch das BS vorgegebenen P-state ausgelöst.
 
Zuletzt bearbeitet:

Treverer

Grand Admiral Special
Mitglied seit
23.07.2001
Beiträge
3.211
Renomée
107
Standort
Trier
  • SIMAP Race
  • QMC Race
Du siehst das in dem Zusammenhang zu technisch. *buck*


Ich kenne diese Formulierung halt mit der von mir beabsichtigten Bedeutung.

Das BS gibt einen P-state vor (beispielsweise P0), kann aber nichts vom Turbo sehen. Also ist diese Schnittstelle (ACPI) undurchsichtig. Wie der Prozessor diese Vorgabe umsetzt, sieht das BS nicht. Das gilt auch für den C1e. In diesen Modus kann die CPU einzelne Kerne versetzen, hiervon bekommt das BS aber nichts mit. Der C1e wird vom Prozessor unabhängig vom durch das BS vorgegebenen P-state ausgelöst.

was du sagen willst in deinem artikel ist doch, daß die steuerung für das OS nicht sichtbar ist, oder? damit aber wäre es doch transparent und eben nicht intransparent...

p.s.: finde ich auch immer wieder witzig, wenn mehr transparenz in der politik gefordert wird. schließlich würde mit mehr transparenz irgendwie noch weniger sichtbar abgehen. also, die nutzung des wortes im allgemeingebrauch scheint mir nicht eindeutig, ist also verschwommen, statt klar. *buck*
 

Lexxington

Vice Admiral Special
Mitglied seit
28.12.2004
Beiträge
807
Renomée
6
Standort
Zwischen Hannover und Braunschweig
  • Spinhenge ESL
  • BOINC Pentathlon 2013
Wozu braucht man denn beim Internet-Surfen "raw speed"? *suspect*

Dann funktioniert das mit dem Turbo so, dass, wenn ich ne Anwendung hab, die bis zu 3 Kerne unterstützt und diese auch voll auslastet und die verbliebenen Kerne rumidlen, dann die 3 aktiven Kerne hochgestuft - "turboisiert" - werden und die verbliebenen 3 Kerne runtergetaktet werden? (bezogen auf den Six Core)
 

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
Wozu braucht man denn beim Internet-Surfen "raw speed"? *suspect*

Dann funktioniert das mit dem Turbo so, dass, wenn ich ne Anwendung hab, die bis zu 3 Kerne unterstützt und diese auch voll auslastet und die verbliebenen Kerne rumidlen, dann die 3 aktiven Kerne hochgestuft - "turboisiert" - werden und die verbliebenen 3 Kerne runtergetaktet werden? (bezogen auf den Six Core)

Naja, deine Internetseiten werden dann halt eine halbe Sekunde schneller gerendert. :D
 

Lexxington

Vice Admiral Special
Mitglied seit
28.12.2004
Beiträge
807
Renomée
6
Standort
Zwischen Hannover und Braunschweig
  • Spinhenge ESL
  • BOINC Pentathlon 2013
Da wäre es sinnvoller, wenn die Browser multicore-fähig werden würden. 8)
 

Hasenpfote

Lt. Commander
Mitglied seit
22.09.2007
Beiträge
101
Renomée
0
Mit der aktuellen Formulierung komm ich klar :D

ok, zum Thema:

Wenn es heißt, dass bis zu 3 Kerne übertaktet werden, heißt es, dass beispielsweise auch weniger Kerne mit höherem Takt laufen? Meinetwegen bei älteren Spielen, die einen Kern voll und nen zweiten zum Teil auslasten.
 

java

Cadet
Mitglied seit
21.01.2007
Beiträge
38
Renomée
0
was du sagen willst in deinem artikel ist doch, daß die steuerung für das OS nicht sichtbar ist, oder? damit aber wäre es doch transparent und eben nicht intransparent...

?¿? da fehlt es dir leider am sprachverstaendnis

  • wenn etwas nicht transparent gestaltet ist, verbirgt es sich hinter etwas "undurchsichtigem". z.b. der blick in dein badezimmer wird durch milchglas "getruebt"...
  • wenn etwas transparent gestaltet ist, gibt es nichts, was den blick darauf truebt/verschleiert. z.b. die nachbarin, in ihrem badezimmer, durch eine transparente scheibe betrachten.

zum thema, das ding soll schnellstmoeglich zu einem vernuenftigen preis in den laden. damit ich mich endlich zw. i7 860 und PII X6 entscheiden kann...
 

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
Mit der aktuellen Formulierung komm ich klar :D

ok, zum Thema:

Wenn es heißt, dass bis zu 3 Kerne übertaktet werden, heißt es, dass beispielsweise auch weniger Kerne mit höherem Takt laufen? Meinetwegen bei älteren Spielen, die einen Kern voll und nen zweiten zum Teil auslasten.

ja es können auch weniger als drei Kerne mit Lachgaseinspritzung laufen.

Dadurch ändert sich aber nichts am Takt.
 

pollux_9t

Vice Admiral Special
Mitglied seit
27.10.2009
Beiträge
566
Renomée
20
Standort
/home/Österreich/

Opteron

Redaktion
☆☆☆☆☆☆
Mitglied seit
13.08.2002
Beiträge
23.646
Renomée
2.254
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
Was mich mal interessieren würde:
Schrumpft im Turbo betrieb der nutzbare L3 auf ~4,3 MB, da die 3 idle Kerne Ihre L1+L2s auslagern ?
Das passiert ja im smart-fetch Fall:
AMD Smart Fetch Technology enables inactive cores to write contents of their L1 and L2 caches to the shared L3 cache. This can allow the inactive cores to enter a "halt" state and draw less power, reducing CPU power consumption.
Frage ist: ist smart-fetch im Turbo Fall aktiviert ? Oder sind die Kerne noch nicht im C1E Modus ?
 

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
Wenn ich den "BIOS and Kernel Developer’s Guide (BKDG) For AMD Family 10h Processors" richtig verstehe, kann nur der gesamte Prozessor in den C1e schalten.

2.4.3.1 C1 Enhanced State (C1E)

The C1 enhanced state (C1E) is a stop-grant state supported by the processor. The C1E state is characterized by the following properties:
• All cores are in the halt (C1) state.
• The ACPI-defined P_LVL3 register has been accessed.
• The chipset has issued a STPCLK assertion message with the appropriate SMAF for C1E entry. Note that [The ACPI Power State Control Registers] F3x[84:80] specify the processor clocking and voltage behavior in response to the C1E SMAF.
• The processor has issued a STOP_GRANT message to the chipset.

General requirements for C1E:
• The ACPI-defined C2 and C3 states must not be declared to the operating system.
• C1E should only be enabled when the platform is in ACPI power management mode.

2.4.3.1.1 SMI Initiated C1E

When C1E is enabled and the processor detects that all cores have entered the halt state, the processor sends an IO write to the SMI command port in the chipset. This causes the chipset to generate an SMI. It is expected that the SMI targets all cores and therefore all cores enter SMM. The SMM handler may or may not place the system into the C1E state. See 2.4.3.1.2.1 [SMM Handler Requirements for C1E] for a description. SMI initiated
C1E is only supported on single link systems.

2.4.3.1.3 Hardware Initiated C1E

When C1E is enabled and the processor detects that all cores have entered the halt state, the processor sends an IO read to the ACPI-defined P_LVL3 register. This places the system into the C1E state. Hardware initiated C1E is only supported on single link systems. Hardware initiated C1E is recommended over SMI initiated C1E for revisions where both are supported. See Table 2.

Außerdem würde ohne Smart Fetch das Umschalten zwischen den Kernen sicher länger dauern. Ist ja quasi wie bei Intel, da wird auch der Inhalt von L2 und L1 im L3 gehalten, wenn der Kern von der Spannungsversorgung getrennt wird.

Hier gibts ne Präsentation zu C1e bei den Opteron 6100: klick

MfG @
 

SixpackRanger

Fleet Captain Special
Mitglied seit
07.01.2010
Beiträge
319
Renomée
1
Ehrlich gesagt kann ich mich mit diesem ganzen Turbogerede nicht wirklich anfreunden. Weder bei AMD, noch bei Intel.

Unterm Strich bringt es doch keinen nennenswerten Vorteil. Was damals sinnvoll eingeführt wurde um Singlecoreanwendungen unter einem 2 GHz Core nicht vor sich hinkriechen zu lassen, verkommt hier zum reinen Marketinggag. Nichts weiter.

Seien wir doch mal ehrlich. In Zeiten in denen sich sämtliche Anwendungen langsam aber sich in Richtung X-Core bewegen, ist es doch völlig egal ob jetzt 6 Cores reel @ 2,5 GHz oder 3 Cores übertaktet @ 3 GHz laufen. 1 kg Blei ist nicht schwerer als 1 kg Federn. ;)
 

enct

Cadet
Mitglied seit
25.05.2009
Beiträge
42
Renomée
0
Ehrlich gesagt kann ich mich mit diesem ganzen Turbogerede nicht wirklich anfreunden. Weder bei AMD, noch bei Intel.

Unterm Strich bringt es doch keinen nennenswerten Vorteil. Was damals sinnvoll eingeführt wurde um Singlecoreanwendungen unter einem 2 GHz Core nicht vor sich hinkriechen zu lassen, verkommt hier zum reinen Marketinggag. Nichts weiter.

Seien wir doch mal ehrlich. In Zeiten in denen sich sämtliche Anwendungen langsam aber sich in Richtung X-Core bewegen, ist es doch völlig egal ob jetzt 6 Cores reel @ 2,5 GHz oder 3 Cores übertaktet @ 3 GHz laufen. 1 kg Blei ist nicht schwerer als 1 kg Federn. ;)

sehe auch so. diese turbofunktion war doch immer schon ein marketinggag - schon damals beim 80486 - und bleibt es auch heute.
 

Treverer

Grand Admiral Special
Mitglied seit
23.07.2001
Beiträge
3.211
Renomée
107
Standort
Trier
  • SIMAP Race
  • QMC Race
?¿? da fehlt es dir leider am sprachverstaendnis

  • wenn etwas nicht transparent gestaltet ist, verbirgt es sich hinter etwas "undurchsichtigem". z.b. der blick in dein badezimmer wird durch milchglas "getruebt"...
  • wenn etwas transparent gestaltet ist, gibt es nichts, was den blick darauf truebt/verschleiert. z.b. die nachbarin, in ihrem badezimmer, durch eine transparente scheibe betrachten.

zum thema, das ding soll schnellstmoeglich zu einem vernuenftigen preis in den laden. damit ich mich endlich zw. i7 860 und PII X6 entscheiden kann...

ist zwar völlig OT, aber dennoch:


also mit blick verschleichern oder freigeben hat das alles nichts zu tun.

man muß sich schon klar machen, was transparent ist: die nachbarin jedenfalls nicht, sondern die scheibe. diese ist dann daher nicht sichtbar. übertragen auf die hier beschriebene steuerung: wenn sie für das OS transparent ist, heißt dies, sie (die steuerung) ist für das OS selbst unsichtbar, da eben durchsichtig. die ersetzung des wortes "transparent" durch den TE ist daher m.e. völlig korrekt. wie auch mein sprachverständnis. ;)
 

LoRDxRaVeN

Grand Admiral Special
Mitglied seit
20.01.2009
Beiträge
4.169
Renomée
64
Standort
Oberösterreich - Studium in Wien
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2013
Javas Ausführungen zum Thema "Transparenz" sind für den deutschen Sprachgebrauch völlig richtig. Wer es umgekehrt vermutet, liegt falsch, da ändern auch die Erklärungen nichts.
 

LordAndrax

Gesperrt
Mitglied seit
11.06.2005
Beiträge
4.618
Renomée
41
Amd übernimmt Funktionen von Intel (Turbo) und Namen (Core).
Wir werden alle sterben.*engel*
Ich konnts mir jetzt doch nicht mehr verkneifen.
Vor allem da ich immer im Hinterkopf habe wie über den Turbomodus bei Intel hergezogen wurde.;)
 

Markus Everson

Grand Admiral Special
Mitglied seit
22.10.2004
Beiträge
6.788
Renomée
270
Standort
Deutschland
Nachdem sich nun der Rauch um die wundersamen Erweiterungen des Thuban Die (*) etwas verzogen hat....kommt die nächste Nebelgranate an die Reihe. "Wie automatisch ist die Automatik?"


Das Übertakten erfolgt dabei völlig automatisch, wobei die Steuerung durch die Hardware völlig unabhängig von der Software erfolgt, also auch unsichtbar für das Betriebssystem.

Das ist m.E. falsch. Man muß nur die Sprüche von AMDs Marketingabteilung unter dem Aspekt das sie von professionellen Lügnern aufgestellt werden unter die Lupe nehmen.

TC ist automatisch erlaubt. Im Gegensatz zu C&Q.

Das heißt aber nicht das es automatisch wirksam wird. Die Hardware erhöht den Takt wenn drei der 6 Cores in P0 sind. Die Hardware fährt aber keine Cores auf P0 zurück, das macht (vermute ich) der gute alte C&Q oder jede andere Software die die P-States handelt.

futurus-maximus-reality-checkus: Unter DOS wird der Thuban _nicht_ in Turbo-Modus gehen.


(*) Hoch die Hände wer von unabhängigen P-States dank umfangreicher Hilfsschaltungen schwaddronniert hat....
 

Dr@

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
19.05.2009
Beiträge
12.791
Renomée
4.066
Standort
Baden-Württemberg
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
Dir ist aber bewusst, dass P0 maximale Leistung heißt?
Du muss CnQ und den Turbo gedanklich trennen. CnQ bleibt weiterhin wirksam. Je nach Lastzustand entscheidet dann der Prozessor ob die Kerne übertaktet werden können. Wird der erhöhte Takt nicht benötigt, schaltet die CPU natürlich nicht die Lachgaseinspritzung zu.

Das OS sagt einfach Kern 0 soll den P0 einnehmen, ob dieser dann zusätzlich in den Turbomodus geht, entscheidet der Prozessor autonom. Das OS sieht davon nichts! -> Blackbox-Modell
 
Oben Unten