News AMD verplappert sich zu Family 15h Models 40h-4Fh CPUs

[User-News]

AMD hat heute neben den Kaveri typischen PDFs auch eine neue Version des Software Optimierungs Guides für alle Family 15h Prozessoren freigegeben.

Link : http://support.amd.com/TechDocs/47414_15h_sw_opt_guide.pdf

Und darin gibt AMD reichlich Auskunft auch über die noch kommenden CPUs der Family 15h Models 40h-4Fh

- diese haben L3-Cache - Seite 35:
Umkehrschluss aus

Note that the L3 Cache does not apply to models 10h–1Fh and 30–3Fh.

- diese verwenden HyperTransport 3.0 - Seite 43:

2.15.1 HyperTransport Assist
Following information applies to models 40h–4Fh and 2h:

Multisocket-capable AMD family 15h processors incorporate HyperTransport assist technology ...

sowie einige andere Verbesserungen ggü Orochi (OR-B2,C0)
- 96KB L1i Cache
- 256Bit FPU

Bringt AMD also doch einen Nachfolger für Orochi fürs Serversegment der Hypertransport verwendet und auf Steamroller-Kerne basiert!

Einzig diesen Teil hier versteh ich nicht (Seite 197):

Hat jetzt Kaveri Hypertransport & PCIe 3.0 ?
Kommt doch ein 8 Kern "Kaveri" oder gar 16 Kern Steamroller CPU ?
Braucht man also doch nen neuen Server/Highendsockel mit PCIe und HyperTransport (für MP-Sys) ?

 

[Opteron]

- 256Bit FPU

Das hab ich im SOG nicht gefunden...

Bringt AMD also doch einen Nachfolger für Orochi fürs Serversegment der Hypertransport verwendet und auf Steamroller-Kerne basiert!

Einzig diesen Teil hier versteh ich nicht (Seite 197):



Hat jetzt Kaveri Hypertransport & PCIe 3.0 ?
Kommt doch ein 8 Kern "Kaveri" oder gar 16 Kern Steamroller CPU ?
Braucht man also doch nen neuen Server/Highendsockel mit PCIe und HyperTransport (für MP-Sys) ?

Na das ist doch einfach ... da haben sie was von Model 40h ausversehen als 30h tituliert, weswegen es ins aktuelle PDF reinrutschte. Die dicken Dinger mit L3 sind doch 40h und bei 8 Modulen auf EINEM Die (plus L3) frag ich mich, ob 28nm da noch reicht ...

Ich schreib mal ne normale News, Danke fürs Finden

 

[Onkel_Dithmeyer]

Muss denn ein CU ein BD-Modul sein, nicht dass das dann auch Grafikeinheiten mit drinnenstecken. Drei Module + Drei Shadercluster z.b.

 

[ONH]

Da da 16 cores steht, würde ich davon ausgehen. cores waren bei AMD bisher x86 CPU.

 

[Crashtest]

Es wäre durchaus möglich, dass AMD große DIE bringt dh 8 CU / 16 Cores in einem DIE statt wie bisher 2 DIE auf einem Träger (Sockel G34) - sollte nicht viel größer sein, als Kaveri

Grund:
Das Bild zeigt 8 CU an einem SRI vor der XBAR - bisher waren es 4 CU des DIE1 vor der XBAR <-> cHT <-> XBAR mit weitern 4 CU des DIE2

 

[Opteron]

Erwähnenswert ist eventuell auch noch das alte PDF hier:
http://rc.partners.org/sites/default/files/Partners_AMD_HP Refresher May 2011.pdf

Dort gibts auch schon die 5 Htr/PCIe Links.

Gegen sowas in 2015 spricht aber Seite 86 dort. Denn dort streben sie für die damals ferne Zukunft (also quasi aktuell nächstes Jahr), Server Fusions an...

 

[Opteron]

sollte nicht viel größer sein, als Kaveri

Ja, aber nur ohne L3, was ich mir bei so ner CPU aner nicht vorstellen kann.

 

[Crashtest]

Bauen könnte AMD so ein MonsterDIE...

Was dafür spricht:
der Speicherkontroller im Kaveri ist schon 288Bit breit dh Quad-Channel mit ECC aber Kaveri verwendet nur Dualchannel
1 Kaveri = 241mm² bei 2,4 Mrd Transistoren
1 Orochi = 315mm² bei 1,2Mrd Transistoren

Baut man nun statt 2x 4CU (Orochi) 1x 8CU (Monster) so würde dies nicht 630mm² in 32nm SOI sondern erheblich weniger ergeben:
- nur 1x XBAR
- weniger IO-Links - 5 statt 8
- weniger L3 Cache - 8MB statt 16MB
- weniger Debugfläche
- verkleinerter Speichercontroller - nur noch 1 großer statt 2 kleine
- shrink auf 28nm SOI ähm SHP statt 32nm SOI
- neue LIBs daher erwartungsgem. dichtere Struckturen - Orochi soll erhebliches Einsparpotential haben (nicht optimal verteilt)
...

daher wäre so ein "MonsterDIE" mit 8 CU/16 Kernen durch aus im Bereich 350-400mm² möglich

Außerdem höre ich hier und da immer noch: die Komodo-Infrastruktur ist nicht tot ....

 

[Opteron]

Machbar wärs ohne Zweifel, und 28nm halte ich bei Server absolut für plausibel, insbesondere da 28nm auf Dauer wohl ein billiger Prozess bleiben wird und selbst Intel immer was Altes für die Serverdies nimmt. Insofern hab ich die SHP Meldung erstmal auch als Statement für ein dickes Die gewertet ... zumindest wenns denn nun wirklich SOI ist.

Frage ist halt nur, ob das AMD Management sowas bauen lässt, oder nicht.

Hatte es eigentlich schon für 2014 erwarett, aber nein .. da kommt jetzt noch der olle aufgewärmte Piledriver .. was allerdings nun auch ein Indiz sein könnte ... Steamroller spart man sich für die neue Plattform mit DDR4 und Warsaw wär quasi ne Art Lückenbüßer ala Richland.

P.S: Bei der Dichtenberechnung musst DU aufpassen, GPUs kann man dicht packen, CPUs nicht notwendigerweise ... auch wenn AMD mal die Dense-Libs versprochen hat.

 

[VlaDeZ]

Bei AMDs neuer Zählweise bei Kaveri wird jedes Modul als zwei Compute Units gezählt - sicher dass es hier nicht auch zutrifft
edit:
nächste Mal besser lesen

[...]
- weniger L3 Cache - 8MB statt 16MB
[...]

Ein 8Moduler bräuchte auch 16MB (wenn es weiterhin bei 2MB L2 Cache bleibt), da der L2 Cache ja in den L3 Cache geschrieben wird, wenn ein Modul sich komplett schlafen legt.

 

[Opteron]

Bei AMDs neuer Zählweise bei Kaveri wird jedes Modul als zwei Compute Units gezählt - sicher dass es hier nicht auch zutrifft?

Welche genau meinst Du? In dem PDF aus dem die Grafik stammt gilt nachwievor:

2.10.2 Integer Execution Unit
Each processor compute unit integrates two complete integer clusters. An integer cluster is composed
of a scheduler and four associated integer execution units.

Ansonsten spricht AMD bei Kaveri vom "Compute Cores", nicht Units. Hast Du das vielleicht verwechselt?

Ein 8Moduler bräuchte auch 16MB (wenn es weiterhin bei 2MB L2 Cache bleibt), da der L2 Cache ja in den L3 Cache geschrieben wird, wenn ein Modul sich komplett schlafen legt.

Denke ich auch, muss aber nicht unbedingt so sein, die aktuellen Opterons haben bei aktivierten HT Assist auch schon weniger L3 zur Verfügung.

 

[ONH]

Gegen sowas in 2015 spricht aber Seite 86 dort. Denn dort streben sie für die damals ferne Zukunft (also quasi aktuell nächstes Jahr), Server Fusions an...

Was verwendet AMD als RMB und IOMMU, ist das nicht cHT dahinter, was man auf den Folien liest schliesst es meiner unwissenden Meinung nicht aus, hat AMD da mal was dazu gesagt?
Zusammen mit der Aussage das man nicht alles auf dem gleichen DIE produziern will, da sich nicht jeder Prozess für alles eignet, als MCM Server Fusion.

 

[Bobo_Oberon]

Sehr interessant - aber ...

will AMD wirklich noch auf dem Servermarkt agieren?!

Ich denke, da muss man noch ein/zwei Messen zum Bereich Server-CPUs abwarten.

Und selbst wenn der kleine x86-Gigant so etwas herausbringen will - bedeutet das automatisch auch ein Desktop-Refresh?

Vor wenigen Tagen ertappte ich mich dabei, ob es denn möglich wäre, dass AMD reinrassige Octacores (ohne GPU-Part) für den Sockel FM2+ herausbringen könnte - also ob dafür eine genügend große Nachfrage vorhanden ist.

Egal - nun kann ich meine Tagträume erweitern auf eine von mir erträumte Kombination von aufgeblasenen K10-CPU-Kernen + Bulldozer-FPU (pro Kern) + hyperschnelle Caches + rattenschnelle Bus/I/O-Subsysteme für Sockel AM3+/C32/G34 ... ok ok man darf ja träumen dürfen

Ach ja THX Crashtest!

MFG Bobo(2014)

 

[OBrian]

Käme das aus irgendeiner andere Quelle, würde ich es als klares Fake abtun, als Wunschdenken, Luftschloß eines unverbesserlichen Fanboys. Aber wenn es AMD selbst schreibt, und vor allem an so einer (noch ) nicht marketingverseuchten Stelle, dann darf man es wohl als wahr hinnehmen!

Einzig diesen Teil hier versteh ich nicht (Seite 197)

So wie Kaveri mit seinem halb inaktiven Quadchannel-Speichercontroller ganz offensichtlich auch für unterschiedliche Anwendungen gedacht ist (ich sehe den Die ja noch unter anderem Codenamen in einer Blade-Serveranwendung), so muß es hier wohl auch sein. Vier mögliche HT-Links ermöglichen einen Einsatz in G34, die fünf möglichen PCIe ermöglichen die Verwendung entweder als Blade (d.h. ohne Sockel, ein Kunde wie HP kann alles nach eigenem Gutdünken nutzen) oder auch in FM2+, wenn sich eine Marktchance ergibt. Sonst eben im nächsten Serversockel mit DDR4-Anbindung, wo dann sicher eher auf PCIe und darauf aufgesetztem Seamicro Freedom-Fabric gesetzt wird. So ist man einfach viel flexibler und kann den Die lange unverändert benutzen.

Wenn übrigens so eine reine CPU gebaut wird, dann ist auch noch was denkbar, was zwischen Kaveri und diesem 16-Kerner liegt, also z.B. 4 Module plus GPU. Die GPU mit ihrer hohen Rechenleistung ist in Servern auch nicht völlig sinnlos, besonders wenn sie HSA-fähig ist.

Tja, jedenfalls müssen wir uns dann wohl daran gewöhnen, daß das Nichtvorhandensein von Roadmaps doch nicht bedeutet, daß AMD seinen Geschäftsbetrieb einstellt. Gefällt mir so besser

 

[unl34shed]

Tja, jedenfalls müssen wir uns dann wohl daran gewöhnen, daß das Nichtvorhandensein von Roadmaps doch nicht bedeutet, daß AMD seinen Geschäftsbetrieb einstellt. Gefällt mir so besser

Hey, das war Sarkasmus von mir. Wollte mich etwas über duplex seine Schwarzmalerei lustig machen, ... dachte das war verständlich.


Zum L3: auf S.23 wird von max. 8MB gesprochen

 

[Crashtest]

Diese Form der IO-Links wäre sehr sinnvoll:
2 cHT-Links für CPU-CPU
je 3 PCIe Links für FCH, GPUs
und alles mit NUMA (CPU-CPU) und HUMA (CPU-VGA) sowie HSA uswusf

Alternativ - Highend-Desktop (ohne cHT)

Oder wenns mal mehr sein soll (4 CPU)
4 cHT für CPU-CPU (4x)
1 PCIe (CPU0) für SCH (Chipsatz) vglb. A88X
3 PCIe (CPU1-3) für VGA,HBA ....

sogesehen fehlt nur noch die Erkenntnis der Chefetage dass der Markt sowas will - und nicht noch weiter Steinzeittechnik (SR56xx & SP5100)

 

[unl34shed]

Mal ne andere Frage: braucht cHT andere Leitungen als PCIe?

Ich denk da an Kaveri CPU Zusatz karten, die in den PCIe gesteckt werden und dann mit cHT angesprochen werden.

Vermutlich schon wieder zu verrückt

 

[Opteron]

sogesehen fehlt nur noch die Erkenntnis der Chefetage dass der Markt sowas will - und nicht noch weiter Steinzeittechnik (SR56xx & SP5100

Na das wussten sie schon vor 3-4 Jahren, der alte Sockel war ja genauso geplant, siehe das PDF von 2011.
Aber vielleicht war Ihnen der Kern zu schlecht?

Als nächste Ausbaustufe muss ja jetzt eigentlich 2x256bit FMACs kommen, da bin ich mal gespannt, was das wird. Da muss man (nochmal) an LD/Str arbeiten, aber vermutlich haben sie jetzt die Grundsteine schon gelegt.

Andere Frage: Weisst DU, was die "GH Latencies" im SOG bei den einzelnen Befehlen bedeutet? Da gibts ne Spalte Latencies und GH latencies ..?

@OBrian:
Ja und der größte Witz an dem Teil: Es würde auch in AM3+ passen

 

[C4rp3di3m]

Also 8/16 in 28nm kauf ich sofort Dann darf mein Treuer X6-1100T in Rente gehen. AMD war ja auch mit dem X6 für eine Überraschung gut, wäre jedenfalls mal an der Zeit wieder.

 

[Onkel_Dithmeyer]

Was ist eigentlich (Sockel?) FP3?

 

[Dr@]

Was ist eigentlich (Sockel?) FP3?

Richland nutzt für Notebooks die Sockel FS1r2 und FP2. FP3 dürfte der Nachfolger für Kaveri sein.

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1369288956

 

[Onkel_Dithmeyer]

Dann frage ich mich warum AMD für den Mobilen Sockel ECC freischaltet, für Desktop aber nicht

• ECC DIMMs are supported on FP3 package
• ECC DIMMs are not supported on FM2r2 package

Ist das eine Limitierung durch den Sockel FM2+?

 

[Crashtest]

Sockel FP3 kommt nicht nur für Mobile sondern auch für Embedded/µServer

 

[unl34shed]

ECC braucht (mind) 8 Pins mehr pro Kanal, hat man vermutlich nicht mehr unterbringen köpnnen

 

[Crashtest]

FP3 (827) hat weniger Kontakte als FM2(904)