News AMD verringert die Anzahl der genutzten Produktionsprozesse von 9 auf 2 - je ein Prozess für Globalfoundries und TSMC

Opteron

Redaktion
☆☆☆☆☆☆
★ Themenstarter ★
Mitglied seit
13.08.2002
Beiträge
23.644
Renomée
2.251
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
<div class="newsfloatleft"><a href="link"><img src="http://www.planet3dnow.de/photoplog/images/54308/1_AMD-Logo.png" border="0"></a></div>
Letzte Woche sprach AMDs CEO Rory Read vor Publikum auf einem Forum der CreditSuisse. Hauptinhalt seiner Ausführungen waren dabei Kostenkürzungen und Sparstrategien.

Erster Punkt war dabei die Kürzung von Hardwaredesignhilfen für OEM-Designs. AMD will nur noch bei Großaufträgen ab einer unbestimmten Stückzahl beim Design, z.B. der Integration eines AMD-Grafikchips auf eine Notebookplatine, helfen. Der Aufwand ist bei jedem Design ähnlich hoch. Durch die Konzentrierung auf großvolumige Bestellungen will AMD dabei einen höheren Nutzen aus den gleichen Kosten erzielen und somit den Kosten-/Nutzen-Faktor verbessern.

Zweiter Punkt waren die Produktionsbedingungen. Laut Rory Read nutzte AMD im Moment acht oder neun unterschiedliche Produktionsprozesse bei TSMC und Globalfoundries. In Zukunft sollen diese aber nur noch auf je einen Prozess bei TSMC und Globalfoundries verringert werden. Idealerweise sollten beide Prozesse auch ähnlich sein, um den Designtausch zwischen beiden Herstellern zu vereinfachen. Zusätzlich müssten diese beiden Prozesse aber auch noch günstiger werden. Als Beispiel nannte der AMD-CEO den Fall der nötigen Maskenebenen, die zur Belichtung der Mikrochips benötigt werden. Diese betrügen im Moment bis zu 64 Ebenen, wobei der Industriedurchschnitt jedoch bei 50 läge, was natürlich billiger wäre.

Der dritte Punkt schließt sich an den zweiten an. Durch die Simplifizierung der Prozesse wird es auch einfacher für AMD werden, speziellen Kundenwünschen aus dem Embedded-Bereich zu folgen und maßgeschneiderte Chips, z.B. für Spielkonsolen, anbieten zu können. Dies ist die Umsetzung der M-Space-Strategie, die bereits vor knapp 5 Jahren erstmals erwähnt wurde (<a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=384394&garpg=3">wir berichteten</a>).

Im Embedded-Bereich sieht AMD deshalb neben dem Mobil- und Kleinserverbereich den zukünftigen Wachstumsmarkt.

<b>Spekulationen</b>
Die Konzentration auf einen einzigen Prozess bei Globalfoundries lässt in Hinblick auf die auf Planet 3DNow! gepflegte FD-SOI-Diskussion (<a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1354885764">#1</a>, <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1354591381">#2</a>) natürlich nur eine Entweder-Oder-Schlußfolgerung zu. Dabei war die Wahrscheinlichkeit pro FD-SOI in letzter Zeit aufgrund SOITECs negativen Aussichten gering. Die obigen Aussagen von Rory Read zu den Maskenebenen würde aber wieder zu den Eigenschaften von FD-SOI passen, wie sie hier beschrieben werden:
<div style="margin: 5px 20px 20px;"><div class="smallfont" style="margin-bottom: 2px;">Zitat:</div><table border="0" cellpadding="6" cellspacing="0" width="100%"><tbody><tr><td class="alt2" style="border: 1px inset;"><i>The cost question is not as simple as comparing a bulk wafer price with an SOI wafer price. The SOI Consortium claims that <b>an undetermined number of mask layers can be subtracted by going to an SOI technology</b>. Mendez declined to quantify the number of saved masks, saying that the consortium’s foundry partners consider that proprietary information. “Without going into details, I will just say that fully depleted SOI is very cost effective,” he said.</i></td></tr></tbody></table><center><a href="http://semimd.com/blog/2011/02/10/partners-test-utb-soi-for-mobile-systems/" target="b">Quelle</a></center></div>Zu früh freuen sollte man sich aber natürlich nicht, vielleicht meinte der AMD-CEO mit seiner Aussage auch nur, dass in Zukunft einfachere und weniger komplexe Prozessoren entwickelt werden, die ebenfalls mit weniger Maskenebenen auskommen könnten.

Aktuell gab es zu FD-SOI auch noch zwei Pressemitteilungen (<a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=409735">#1</a>, <a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=409736">#2</a>). Die für den Prozess verantwortliche Firma ST-Microelectronics gab erste Resultate eines ARM-SoC von ST-Ericsson bekannt. Demnach lägen die Ergebnisse innerhalb der erwarteten, sehr guten Parameter, die 30% höhere Taktraten und eine Verbesserung des Stromverbrauchs um 50% versprachen. Jean-Marc Chery, ST-Microelectronics Technologie Chef wird mit den folgenden Worten zitiert:
<div style="margin: 5px 20px 20px;"><div class="smallfont" style="margin-bottom: 2px;">Zitat:</div><table border="0" cellpadding="6" cellspacing="0" width="100%"><tbody><tr><td class="alt2" style="border: 1px inset;"><i>Measurements on a multi-core subsystem in an ST-Ericsson NovaThor ModAp platform, with a maximum frequency exceeding 2.5Ghz and delivering 800 MHz at 0.6V, are confirming expectations and demonstrating the great flexibility of the technology and the extended voltage range exploitable through DVFS (Dynamic Voltage and Frequency Scaling)</i></td></tr></tbody></table></div>Die reinen Parameter, die mittlerweile durch erste Prototypenchips bewiesen sind, hören sich also gut für FD-SOI an, aber ob AMD es nun benutzen wird oder nicht, ist nach wie vor äußerst unsicher.

Für die weitere Diskussion steht unser Forenthread bereit:
<a href="http://www.planet3dnow.de/vbulletin/showthread.php?p=4701907#post4701907">Spekulationen zu aktuellen und zukünftigen Prozessen bei GlobalFoundries (<= 32nm) </a>

<b>Quelle:</b> <a href="http://cc.talkpoint.com/cred001/112712a_ah/?entity=38_61ILOFE" target="b">Rory Reads Vortrag bei CreditSuisse (Registrierung erforderlich)</a>

<b>Links zum Thema:</b><ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1354885764">AMD und Globalfoundries regeln Wafer-Abnahme neu - Strafzahlung für AMD - Hintertüre für FD-SOI und IBMs ETSOI</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1354591381">Neue AMD Serverroadmap - mit FD-SOI ins Jahr 2014?</a></li></ul>
<a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=409739">>> Kommentare</a>
 

Nightshift

Grand Admiral Special
Mitglied seit
19.08.2002
Beiträge
4.446
Renomée
81
Standort
Tief im Weeeeeesss-teheheheeen ;-)
  • SIMAP Race
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
In der Tat klingt FD-SOI nach einer interessanten Entwicklung. Aber wenn der Wunsch nach zwei möglichst ähnlichen Fertigungsprozessen geäußert wird, dann wird das in meinen Augen doch unwahrscheinlicher - zumindest wenn bei TSMC weiterhin auf Bulk gesetzt wird.
Zudem besteht die Frage, ob gerade eine SOI-Fertigung mehr Layer benötigt als ein Bulk-Prozess, ist ja schließlich aufwendiger.

Im Sinne von Kosteneinsparungen ist dieser Schritt sicherlich sinnvoll, aber auch hier ist wieder einmal die Frage, ob negative Seiteneffekte auftreten können. Dass z.b. eine einzige Fertigungslinie pro Hersteller nicht optimal für jedes Produkt sein könnte. Das ist ein Punkt, der wie schon angesprochen, doch wieder für FD-SOI sprechen könnte, wenn es sich denn in der Praxis so flexibel anwenden lässt.
 
Zuletzt bearbeitet:

hot

Admiral Special
Mitglied seit
21.09.2002
Beiträge
1.187
Renomée
15
Dann muss AMD je nen neuen HT/PCIe-Tunnel und einen Hudson-Nachfolger als Universal-SB in 28nm bringen. Das ist sicher ne gute Idee :).
Alle Grafik und Zusatzsachen laufen dann bei TSMC und alle CPUs bei GloFo vom Band.
 

ONH

Grand Admiral Special
Mitglied seit
31.08.2009
Beiträge
4.051
Renomée
66
Standort
🇨🇭
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
Finde ich einwenig komisch wieso hat AMd aktuell so viele ( gpu, cpu, 2x apu, chipsatz) sind erst 5 und das durch 2 ersetzen scheint mir riskant, wenn Apple über die nächsten 2 Jahre auf TSMC umsteigt könnte man doch bei Samsung fertigen lassen in den gleichen Fertigungsprozessen, wie bei GF und könnte sich Unterschiede bei verschiedenen Fertiger verkleinern. Unter dem Strich dürfte dadurch doch alle 3 Firmen profitieren.
 

dev art

Commodore Special
Mitglied seit
29.11.2007
Beiträge
419
Renomée
5
Diese Rede hat doch nur den Zweck, den Bankern den Sparwillen des Unternehmens samt moeglichem Potential glaubhaft zu machen. Eine Rede vor Overclockern haette sicher ganz anders ausgesehen.
 

Opteron

Redaktion
☆☆☆☆☆☆
★ Themenstarter ★
Mitglied seit
13.08.2002
Beiträge
23.644
Renomée
2.251
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
Zudem besteht die Frage, ob gerade eine SOI-Fertigung mehr Layer benötigt als ein Bulk-Prozess, ist ja schließlich aufwendiger.
Ne die besteht ja gerade nicht, siehe erstes Zitat. Da steht, dass man durch FD-SOI eine geheim gehaltene Anzahl von Masekenebenen einsparen kann.

Wenns so ca. 10 wären, wäre AMD von 64 auf 54 runter, das sollte dem "Pfennigfuchser" R. Read dann sicherlich gefallen.

Der andere Punkt mit dem "ähnlich" ist korrekt, dagegen kann man anführen, dass ein Umdesign von bulk auf FD-SOI laut STM quasi kinderleicht wäre, wodurch man behaupten könnte, da es "ähnlich" genug ist.

Aktuell bei 28nm gibts zw. TSMC und GF ja auch noch das Gate-First <> Gate-last Problem, das dürfte schlimmer sein.

@dev art:
Ja das ist sicherlich richtig, aber die grobe Route wird schon stimmen.
 

Crashtest

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2008
Beiträge
9.002
Renomée
1.253
Standort
Leipzig
  • Docking@Home
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Naja es wird Zeit, dass AMD die Chipsätze (SB8xx/9xx/Hudson - alles eine Familie in 65mn) verkleinert bzw. bei den Fusions alles integriert !

Es gab ne Roadmap mit neuen Chipsätzen darunter SR66xx + Hudson-S4; neue FCH für Family 16h; AMD-1090FX+Hudson-D4 ... aber auch die sind verschwunden ???

AMD hat ja definitiv derzeit zuviele Fertigungsarten:
GPU - 28nm BULK
CPU - 32nm SOI (Orochi)
APU - 28nm BULK (Family 16h)
APU - 32nm SOI (Trinity)
APU - 40nm BULK (Ontario)
CPU - 28nm SOI - Orochi-Nachfolger ???
SB - 65nm (SB8xx/9xx)
FCH - 65nm (Hudson D1/D2/D3/D4;E1/E3;M1/M2/M3)

besser wäre daher wirklich:
GPU+APU - 28nm BULK (ggf FCH onboard)
CPU - 28nm SOI (egal was für eine Art von SOI) oder 20nm !!!!

Mal sehen was die Zukunft bringt ... für Mobile und Embedded (inkl. Spielkonsolen) wären kleinere oder integrierte Chipsätze besser ...
 

Cho

Captain Special
Mitglied seit
02.12.2001
Beiträge
227
Renomée
2
Standort
Dissenchen
Idealerweise sollten beide Prozesse auch ähnlich sein, um den Designtausch zwischen beiden Herstellern zu vereinfachen.

Damit ist SOI doch quasi gestorben, denn TSMC fertigt dies nicht. Sich auf GloGo zu beschränken wollte AMD ja nicht mehr, auch wenn sie denen zuletzt extrem Honig ums Maul geschmiert haben. Aber lass die halt nochmal solche extremen Probleme wie bei 32 nm haben, dann wär AMD am Arsch. Dies lässt halt nur den Schluss zu, dass man sich für Bulk entscheidet, mit dem man eben auch zu TSMC wechseln kann. Auftragsfertiger sind halt die Meister im große Klappe haben, aber dann auch mal pünktlich genau das liefern schaffen die nie. Und wenn wir Laien das sehen, kann das AMD doch wohl auch!?
 

Nightshift

Grand Admiral Special
Mitglied seit
19.08.2002
Beiträge
4.446
Renomée
81
Standort
Tief im Weeeeeesss-teheheheeen ;-)
  • SIMAP Race
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
@ Opteron: Danke nochmal für die Klarstellung!

Der Vergleich der Maskenebenen wirft bei mir nachwievor insgesamt eher mehr Fragen auf als er beantwortet. Es ist z.B. vollkommen unklar was im "industrieweiten Durchschnitt" alles enthalten ist. Wenn da z.B. auch zahlreiche einfache Designs, Lowcost-Produkte & Co. oder generell weniger komplexe/ältere Fertigungstechnologien drin sind, dann ist das ja ansich kein relevanter Vergleich für hochkomplexe Designs in einem HighEnd-Prozess.


Die Gate-First/Last-Frage ist in der Tat interessant. Prinzipiell war die Aussage von AMD zu dem Thema ja, dass sie Gate First wegen der Platzeinsparung und einfacheren Layouts bevorzugen (dafür soll laut TSMC Gate-Last besser für HighPerformance geeignet und Cap Layers einfacher zu realisieren sein).

Stand der Dinge ist desweiteren, dass beide Seiten sagen, dass sie die jeweiligen Nachteile von Gate-First bzw. -Last im Griff haben - vielleicht fährt AMD also gar nicht so schlecht damit zweigleisig zu fahren, wenn sich bei noch kleineren Fertigungsgrößen eines Tages eventuell doch zeigt, dass eine der beiden Philosophien definitiv ins Aus läuft.

Angesichts der Anlaufprobleme von GF bei 28 nm und 32 nm könnte man aber einmal ganz blauäugig vermuten, dass das auch den von TSMC angesprochenen Problemen von Gate First geschuldet ist.
 

isigrim

Grand Admiral Special
Mitglied seit
26.08.2008
Beiträge
2.139
Renomée
84
Gate First läuft ins aus. Ab 20 nm gibt´s das erstmal nicht mehr, dann wechselt auch GloFo zu Gate Last, das zeigt schon recht deutlich wie sinnvoll das Ganze war. TSMC und Intel fertigen ja nicht umsonst Gate Last, die haben sich bewusst gegen Gate First entschieden, obwohl Gate Last auf den ersten Blick nur Nachteile bringt.
 

i-ch

Commodore Special
Mitglied seit
16.03.2007
Beiträge
418
Renomée
16
Naja es wird Zeit, dass AMD die Chipsätze (SB8xx/9xx/Hudson - alles eine Familie in 65mn) verkleinert bzw. bei den Fusions alles integriert !

Es gab ne Roadmap mit neuen Chipsätzen darunter SR66xx + Hudson-S4; neue FCH für Family 16h; AMD-1090FX+Hudson-D4 ... aber auch die sind verschwunden ???

AMD hat ja definitiv derzeit zuviele Fertigungsarten:
GPU - 28nm BULK
CPU - 32nm SOI (Orochi)
APU - 28nm BULK (Family 16h)
APU - 32nm SOI (Trinity)
APU - 40nm BULK (Ontario)
CPU - 28nm SOI - Orochi-Nachfolger ???
SB - 65nm (SB8xx/9xx)
FCH - 65nm (Hudson D1/D2/D3/D4;E1/E3;M1/M2/M3)

besser wäre daher wirklich:
GPU+APU - 28nm BULK (ggf FCH onboard)
CPU - 28nm SOI (egal was für eine Art von SOI) oder 20nm !!!!

Mal sehen was die Zukunft bringt ... für Mobile und Embedded (inkl. Spielkonsolen) wären kleinere oder integrierte Chipsätze besser ...

In deiner Liste fehlt wahrscheinlich noch

GPU - 40nm BULK für die noch aktuellen Einsteigergrafikkarten
SB - 130nm (SB710) sofern noch hergestellt
NB - 55nm (NB880/890) Chipsatz mit onboard Grafik
NB - 65nm (NB8xx/9xx) Chipsatz ohne onboard Grafik

wer weiss, ob die fehlenden Produktionsprozesse nicht noch etwas anderes wie für
Netzwerkchips der PCnet-Serie oder irgendwelchen Langzeitprogrammen benötigt wird.
 

CPU-Klaus

Lt. Commander
Mitglied seit
04.03.2012
Beiträge
118
Renomée
2
Ich find es schon irgendwie lustig.

Marketing mit Fedback vom Kunden: Unsere CPUs sind nicht schnell und effizient genug im Vergleich zur Konkurenz. Wenn das so weiter geht, wollen die Leute die Teile nicht mal geschenkt!

Ingenieure: Wir haben doch gesagt, wir brauchen noch zusätzlich einen Mathematiker, zwei Ingenieure und einen, der sich mit Software auskennt.

R. Read: Wir senken einfach die Herstellungskosten! Weniger Masken und gut ist!

Ingenieure: Aber dann werden unsere CPUs noch ineffizienter sein. Die zusätzlichen Masken sind ja nicht zum Spaß da.

Marketing: Wie gesagt, bald wollen viele Kunden unsere CPUs nicht mal geschenkt, zumindest nicht in Europa und anderen wohlhabenden Ländern.

R. Read: Gut, dann müssen wir die Bestellungen bei Globalfoundries senken. Bedienten wir halt nur den Billigmarkt!

Ingenieure: *Kopfschüttel*
 
Zuletzt bearbeitet:

Opteron

Redaktion
☆☆☆☆☆☆
★ Themenstarter ★
Mitglied seit
13.08.2002
Beiträge
23.644
Renomée
2.251
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
@ Opteron: Danke nochmal für die Klarstellung!

Der Vergleich der Maskenebenen wirft bei mir nachwievor insgesamt eher mehr Fragen auf als er beantwortet. Es ist z.B. vollkommen unklar was im "industrieweiten Durchschnitt" alles enthalten ist. Wenn da z.B. auch zahlreiche einfache Designs, Lowcost-Produkte & Co. oder generell weniger komplexe/ältere Fertigungstechnologien drin sind, dann ist das ja ansich kein relevanter Vergleich für hochkomplexe Designs in einem HighEnd-Prozess.
Na das wird sich wohl auf aktuelle ARM SoC bezieht. IBM hat ganz sicher mehr, das sind ja jetzt die Einzigen die die High-Perf-Prozess-Fahne hochhalten.
Ansonsten wäre noch ne interessante Frage, ob FinFets auch Maskenlagen einsparen würden.
Die Gate-First/Last-Frage ist in der Tat interessant. Prinzipiell war die Aussage von AMD zu dem Thema ja, dass sie Gate First wegen der Platzeinsparung und einfacheren Layouts bevorzugen (dafür soll laut TSMC Gate-Last besser für HighPerformance geeignet und Cap Layers einfacher zu realisieren sein).

Stand der Dinge ist desweiteren, dass beide Seiten sagen, dass sie die jeweiligen Nachteile von Gate-First bzw. -Last im Griff haben - vielleicht fährt AMD also gar nicht so schlecht damit zweigleisig zu fahren, wenn sich bei noch kleineren Fertigungsgrößen eines Tages eventuell doch zeigt, dass eine der beiden Philosophien definitiv ins Aus läuft.
Mit FD-SOI könnte 28nm echt ein Dauerbrenner werden, ohne fänd ichs irgendwie langweilig. Sicher ist bisher aber nur, dass AMD 28nm länger als gewohnt nutzen will. Haben sie heute noch auf ner Podiumsdiskussion gesagt. Die Lisa Lu führte da das tolle Beispiel Brazos 2.0 an, wo man mit nem 40nm Chip noch mit den Konkurrenzprodukten mithalten konnte, die eine Prozessstufe besser waren.

Dass das nur mit ner besseren Architektur geht, die AMD im high-end Bereich nicht gerade hat, hat sie natürlich nicht erwähnt.

Nächste Nachricht, die wir aber schon seit der letzten off. Roadmap wissen, da es dort rot markiert war: Als nächsten Prozess nimmt AMD 20mn.
Angesichts der Anlaufprobleme von GF bei 28 nm und 32 nm könnte man aber einmal ganz blauäugig vermuten, dass das auch den von TSMC angesprochenen Problemen von Gate First geschuldet ist.
Die Anlaufprobleme waren sicherlich gate-first, aber jetzt läufts und man kann die Vorteile jetzt lange ausnutzen. Wahrscheinlich wird Dresden noch länger die AMD-Schmiede der Wahl bleiben ^^

@isigrim:
Gate First läuft ins aus. Ab 20 nm gibt´s das erstmal nicht mehr, dann wechselt auch GloFo zu Gate Last, das zeigt schon recht deutlich wie sinnvoll das Ganze war.
Äpfel <> Birnen Vergleich, 20nm ist eben was anderes als 28nm. Es kann sehr sinnvoll sein im Winter mit Mütze, Schal und dicker Jacke unterwegs zu sein, im Sommer ist es aber möglicherweise nicht nützlich ;-)
TSMC und Intel fertigen ja nicht umsonst Gate Last, die haben sich bewusst gegen Gate First entschieden, obwohl Gate Last auf den ersten Blick nur Nachteile bringt.
Klar, es ist/war sicherlich einfacher zu fertigen. Heißt Vorteile beim Anlaufen, da dort weniger Probleme auftreten, aber je länger 28nm läuft, desto mehr Vorteile hat GateFirst. Nachdem die 28nm Node anscheinend von vielen anderen Firmen auch genützt werden wird, die direkt von der 65nm Node kommen, wars langfristig die bessere Wahl.

Nur für AMD wars halt blöd *chatt*

@CPU-Klaus:
Deine kleine Unterhaltung steht und fällt mit FD-SOI. Mit FD-SOI wären weniger Maskenlagen ja sogar gut.
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
10.695
Renomée
764
Ich halte es für sehr unwarscheinlich das der nächste Chipsatz in 28nm daher komm. Eher dürfte es ein besser eingefahrender Prozess wie der 40nm Prozess werden, da es einfach billiger und dennoch ausreichend sein dürfte.
Des weiteren dient die Northbridge auf den AM3+ Boards doch eh nur noch als Träger der IGP bzw. als PCIe Switch, also all das was beim FM1 und 2 Sockel bereits in die CPU gewandert ist. Was dann noch übrig bleibt ist ebend lediglich die Southbridge. Des weiteren darf man auch nicht vergessen das man Platz für die Kontakte benötigt. Wählt man den Prozess zu klein hat man im Zweifelsfall einen Haufen totes Silizium das man nur zum kontaktieren benötigt.
Die Erklärung durfte seinerzeit ja bereits bei der hohen Shaderzahl des RV770 herhalten.
 

CPU-Klaus

Lt. Commander
Mitglied seit
04.03.2012
Beiträge
118
Renomée
2
@Opteron
Wenn AMD FD-SOI nutzen wollte und dadurch automatisch die Maskenanzahl sinken würde, hätte R. Read gleich gesagt, dass man FD-SOI nutzen wolle, anstatt erst weit und breit zu erzählen, dass andere Unternehmen mit 50 Masken bei Bulk auskommen und das AMD deswegen auch dahin will.

Was haben andere Unternehmen mit 50 Masken damit zu tun, dass FD-SOI Masken einspart, wenn die doch alle auf Bulk setzen? Der Vergleich ist ja dann gar nicht mehr zulässig mit anderen Unternehmen, weil dann ein Apfel-Brinen-Vergleich entsteht. Und vor allem ist der Vergleich auch gar nicht nötig, weil die Einsparung der Masken dann ein Nebenprodukt des FD-SOI-Prozesses ist und keiner weiteren Aktivität bedarf, die eine Erklärung benötigt.
 

Opteron

Redaktion
☆☆☆☆☆☆
★ Themenstarter ★
Mitglied seit
13.08.2002
Beiträge
23.644
Renomée
2.251
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
@Opteron
Wenn AMD FD-SOI nutzen wollte und dadurch automatisch die Maskenanzahl sinken würde, hätte R. Read gleich gesagt, dass man FD-SOI nutzen wolle, anstatt erst weit und breit zu erzählen, dass andere Unternehmen mit 50 Masken bei Bulk auskommen und das AMD deswegen auch dahin will.
Hm, hat er bulk gesagt?
Ansonsten, wieso sollte der FDSOI erwähnen, war doch ein Vortrag vor Finanzleuten, das sind für die technische Details, die keinen interessieren. Die interessiert nur weniger Lagen -> weniger Kosten.

Was haben andere Unternehmen mit 50 Masken damit zu tun, dass FD-SOI Masken einspart, wenn die doch alle auf Bulk setzen?
Na sie können auch billig produzieren, da jede weitere Lagenschicht Zeit und Geld kostet.
Der Vergleich ist ja dann gar nicht mehr zulässig mit anderen Unternehmen, weil dann ein Apfel-Brinen-Vergleich entsteht.
Würde ich jetzt nicht sage wollen, der gemeinsame Nenner sind halt die eingesparten Kosten.

Und vor allem ist der Vergleich auch gar nicht nötig, weil die Einsparung der Masken dann ein Nebenprodukt des FD-SOI-Prozesses ist und keiner weiteren Aktivität bedarf, die eine Erklärung benötigt.
Ja, aber keiner der Finanzhaie weiss was FD-SOI ist. Da sind wir wieder bei obigem Argument.
 

Bobo_Oberon

Grand Admiral Special
Mitglied seit
18.01.2007
Beiträge
5.045
Renomée
190
Ich find es schon irgendwie lustig.

Marketing mit Fedback vom Kunden: Unsere CPUs sind nicht schnell und effizient genug im Vergleich zur Konkurenz. Wenn das so weiter geht, wollen die Leute die Teile nicht mal geschenkt!

Ingenieure: Wir haben doch gesagt, wir brauchen noch zusätzlich einen Mathematiker, zwei Ingenieure und einen, der sich mit Software auskennt.

R. Read: Wir senken einfach die Herstellungskosten! Weniger Masken und gut ist!

Ingenieure: Aber dann werden unsere CPUs noch ineffizienter sein. Die zusätzlichen Masken sind ja nicht zum Spaß da.

Marketing: Wie gesagt, bald wollen viele Kunden unsere CPUs nicht mal geschenkt, zumindest nicht in Europa und anderen wohlhabenden Ländern.

R. Read: Gut, dann müssen wir die Bestellungen bei Globalfoundries senken. Bedienten wir halt nur den Billigmarkt!

Ingenieure: *Kopfschüttel*
*kopfschuettelzustimm*

Ich mag nicht glauben wollen, dass pro Foundry nur noch jeweils ein einiges Chipkochrezept reichen soll?! Das nehme ich eher als Indikator für ein arg zusammen gestrichenes Portfolio.

MFG Bobo(2012)
 

isigrim

Grand Admiral Special
Mitglied seit
26.08.2008
Beiträge
2.139
Renomée
84
@Opteron
Danke für die super Zusammenstellung.

Ich denke im Prinzip ist das schon der richtige Weg. AMD kann angesichts seiner Marktsituation die Kosten für eigene Prozessoptimierung (vorerst?) schlicht nicht mehr stemmen. Extra-Würste sind quasi aus, ab jetzt gibt´s nur noch Wienerle und Weißwurst.
Das Problem ist aber, ob man den Zeitraum bis zur Umstellung gut überbrücken kann. Da wird Kabini eine große Rolle spielen.

Der Kostenaufwand für die Umstellung der Fertigung in den Foundries ist ja tatsächlich ziemlich groß, das amortisiert sich nicht, wenn man so wenige Prozessoren verkauft. Zudem ist man gegenüber der Foundry in einer denkbar schlechten Verhandlungsposition, weil man nicht wechseln kann. Mit einer Umstellung auf Brot-und-Butter Prozesse kann man besser planen, hat aber den Nachteil, dass man sich den Vorgaben der Menge anpassen muss.
Im Prinzip senkt AMD damit seine Kosten extrem, kann aber keine LeadingEdge Prozessoren mehr herstellen, weil dazu dann die Prozesse fehlen. Denn die Masse sind GPUs und SoCs und die haben schlicht andere Anforderungen als die HighPerformance Prozessoren.

Nun müssen sie dann für Steamroller wahrscheinlich wegen der grundsätzlich anderen Designrules wieder am Reißbrett anfangen (das dürfte neben den Transistoren ja auch das Design selbst betreffen, weil ein Hochtaktdesign mit den Standard-HP Prozessen keine überzeugende Ergebnisse liefern würde) und Bulli wäre dann wirklich ein ziemlich (weil doppelt) dämlicher Zwischenschritt gewesen. Möglicherweise hatte man Steamroller aber für den 28nm SHP SOI Prozess entwickelt und damit wäre die Verschiebung oder eine Streichung dann angesichts dieser Aussagen klar. Denn spätestens mit der Entscheidung hin zu Mainstreamprozessen muss man ja bei den dicken Kalibern komplett umdenken.

Wichtig wird sein, wie schnell AMD 3D-Stacking und kosteneffiziente heterogene MCM-Designs umsetzen kann.
 
Zuletzt bearbeitet:

Opteron

Redaktion
☆☆☆☆☆☆
★ Themenstarter ★
Mitglied seit
13.08.2002
Beiträge
23.644
Renomée
2.251
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
Ich mag nicht glauben wollen, dass pro Foundry nur noch jeweils ein einiges Chipkochrezept reichen soll?! Das nehme ich eher als Indikator für ein arg zusammen gestrichenes Portfolio.
Jupp, wenn sie nicht FD-SOI verwenden sehe ich das genauso. Aber da mit das persönlich zuwider läuft, hoffe ich auf FD-SOI, das ist der einzige Prozess mit sehr guten LP- als auch guter HP-Charakteristik.
STM nimmt ja den Mund verdammt voll und behauptet, dass Ihr Prozess besser als Intels aktuelle Finfets wäre. Wenns nur halb so gut wäre, wäre ich schon zufrieden, hauptsache kein langweiliges bulk.
Was man bei der Sache auch noch beachten muss ist, dass die Foundries von sich aus gar nicht mehr Prozess-Versionen bei 20nm anbieten wollte. TSMC hat nachwievor nur eine einzige 20nm Variante, GF nur das geschenkte FD-SOI. Also da musste AMD so oder so auf weniger Herstellungsprozesse setzen.
Danke für die super Zusammenstellung.
Immer gerne :)

Ich denke im Prinzip ist das schon der richtige Weg. AMD kann angesichts seiner Marktsituation die Kosten für eigene Prozessoptimierung (vorerst?) schlicht nicht mehr stemmen. Extra-Würste sind quasi aus, ab jetzt gibt´s nur noch Wienerle und Weißwurst.
Jo, wer kein Geld hat kann sich halt kein 3Sterne-Menü leisten.. blöd wäres nur, wenn AMD dann von uns Kunden trotzdem nen Luxuspreis für ein mittelmäßiges Produkt haben möchte

Das Problem ist aber, ob man den Zeitraum bis zur Umstellung gut überbrücken kann. Da wird Kabini eine große Rolle spielen.
Im Prinzip senkt AMD damit seine Kosten extrem, kann aber keine LeadingEdge Prozessoren mehr herstellen, weil dazu dann die Prozesse fehlen. Denn die Masse sind GPUs und SoCs und die haben schlicht andere Anforderungen als die HighPerformance Prozessoren.
Der Kostenaufwand für die Umstellung der Fertigung in den Foundries ist ja tatsächlich ziemlich groß, das amortisiert sich nicht, wenn man so wenige Prozessoren verkauft. Zudem ist man gegenüber der Foundry in einer denkbar schlechten Verhandlungsposition, weil man nicht wechseln kann. Mit einer Umstellung auf Brot-und-Butter Prozesse kann man besser planen, hat aber den Nachteil, dass man sich den Vorgaben der Menge anpassen muss.
Seh ich auch so, das einzige was nach der Roadmapveschiebung 2013 übrig geblieben ist, ist Kabini und seine Derivate. Immerhin hat der das Potential wirklich einzuschlagen. GUte und günstige Produkte sind in ner Wirtschaftskrise immer nicht schlecht, in Indien und China werden sich billige QuadCore PCs die nicht viel Strom brauchen sicherlich auch gut verkaufen.
Nur müssen sie dann für Steamroller wahrscheinlich wegen der grundsätzlich anderen Designrules wieder am Reißbrett anfangen (das dürfte neben den Transistoren ja auch das Design selbst betreffen, weil ein Hochtaktdesign mit den Standard-HP Prozessen keine überzeugende Ergebnisse liefern würde) und Bulli wäre dann wirklich ein ziemlich (weil doppelt) dämlicher Zwischenschritt gewesen. Möglicherweise hatte man Steamroller aber für den 28nm SHP SOI Prozess entwickelt und damit wäre die Verschiebung oder eine Streichung dann klar. Denn spätestens mit der Entscheidung hin zu Mainstreamprozessen muss man ja bei den dicken Kalibern komplett umdenken.
Naja, 28nm SHP wurde ja schon vor längerem gestrichen. Wenn - dann war die aktuelle Entwicklung schon auf bulk. Kaveri wurde z.B. ja auch schon für bulk angekündigt. Da laut STM die Umstellung von bulk auf FD-SOI aber kein größeres Problem wäre, hoffe ich wie schon oft geschrieben auf FD-SOI als Grund für die Verschiebung der neuen Server auf 2014. GFs Fab in DD dürfte noch nicht bereit für FD-SOI sein, das ist sie erst ab Mitte 2013, stand mal in ner Pressemitteilung. D.h. da könnten sie dann Prototypen in Rev. A0 backen, die dann vielleicht so im November zurück kämen. Würde dann noch für nen Launch der B0 Rev im April/Mai reichen, so ungefähr wie sie es mal für BDv1 geplant hatten.
Wahrscheinlich wäre FD-SOI sogar gut genug um nen Trinity auf 28nm FD-SOI zu shrinken, der dann mit ~5 Ghz Core und ~1,2 GHz GPU-Takt Kreise um das Kaveri-Bulk-Sample liefe. Wenn sowas nun als Richland in Corolles vom Band liefe, wär das schon ein Coup *lol*

Aber da ist ganz viel Fantasie dabei, Corrolles hat ja nicht viel Volumen. Wobei - mit AMDs schwindenden Marktanteilen könnte es vielleicht ja reichen *chatt*

Bei dem APU Gedanken muss man sich wirklich fragen, wieviel FD-SOI da an Energieverbrauch des GPU-Teils einsparen würde. Bis ~1GHz sollen ja 0,6V Betriebs-Spannung reichen, da würde vermutlich einiges vom TDP-Budget frei, das man in den Kerntakt der BD-Kerne stecken könnte. STM verspricht da ja 50%. Man stelle sich das vor, der GPU Teil der APU verbräuchte nur noch die Hälfte ... *träum*

So jetzt reichts aber mit den Flunkereien, war wohl noch nicht ganz wach ^^
 

Nightshift

Grand Admiral Special
Mitglied seit
19.08.2002
Beiträge
4.446
Renomée
81
Standort
Tief im Weeeeeesss-teheheheeen ;-)
  • SIMAP Race
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
Was den Nachteil von wenigen Prozessen angeht ist einfach zu hoffen, dass man bei AMD weiß was man tut und auch in der Tat mit der eingeschränkten Prozesswahl zurecht kommt. Auch wenn viel schief lief die letzten Jahre kann ich mir irgendwie nicht vorstellen, dass die Chefetage so eine Entscheidung trifft, wenn die komplette Ingenieursebene aufschreit und mitteilt, dass man dann gar keine Schnitte mehr hat.


Ein Wort noch zu Gate First vs. Gate Last in späteren Prozessen:
Auch wenn die Tendenz da allgemein momentan zu Gate Last hinzugehen scheint, sehe ich das noch nicht 100% als fix an. Denn ab 16 nm Fertigungsgröße soll es deutliche Probleme mit dem Interface-Layer geben (quasi die Anschlußschicht zwischen unterschiedlich dotierten Schichten). Gibt es dafür keine bessere Lösung wird man diese Schicht entfernen wollen (zero-interface-layer), wozu höhere Temperaturen notwendig sind - dann bietet sich wieder Gate First an (vereinfacht gesagt ist Gate First darauf ausgelegt höheren Temp. standzuhalten, währen Gate Last dagegen darauf ausgelegt ist diese zu vermeiden).
 

mmoses

Admiral Special
Mitglied seit
20.10.2006
Beiträge
1.884
Renomée
42
Standort
Bembeltown
dass Read gar nicht vorhat AMD wieder auf Kurs zu bringen, sondern schon fleissig am "Abwickeln" ist.... Seit Monaten , predigt er nur Sparen,sparen,sparen....dabei werden die letzten Hoffnungen auf Zukunft Richtung Sankt Nimmerleinstag geschoben
Würd mich wahrlich nicht wundern, wenn er nächstes Jahr mit dem "Filetieren" beginnt :-/


Mmoe
 

David64

Admiral Special
Mitglied seit
08.03.2011
Beiträge
1.003
Renomée
12
Standort
Irgendwo in Bayern
Irgendwann komm noch raus das Read für Intel arbeitet...
 

isigrim

Grand Admiral Special
Mitglied seit
26.08.2008
Beiträge
2.139
Renomée
84
@mmoses

Möglich, dass AMD nächstes Jahr zerhackstückt wird. Ich dachte in letzter Zeit auch manchmal, was der da eigentlich fabriziert. Aber so wie´s aussieht haben die langfristig Bockmist gemacht. Da kann er wenig dafür und jetzt müssen trotzdem harte Entscheidungen her, um zu retten was zu retten ist. Das Problem ist: Was kann man an einem Technologie-Konzern retten, wenn man an Ingenieuren und damit an der Technologie an sich sparen muss? Und da scheint halt momentan irgenwie nur noch HSA und Freedom Fabric zu stehen.
Es scheint da irgendwie schon ein Konzept dahinter zu sein. Im Prinzip bräuchten sie halt nur Geld, um das auch umsetzen zu können und das haben sie eben nicht. Dumm gelaufen. Mal sehen, ob´s nicht doch noch eine Finanzspritze von Mubadala gibt.

@Opteron
Du meinst Crolles? Die gibt´s wahrscheinlich bald auch nicht mehr. Die EU müsste mal ein bisschen Geld in den Sektor pumpen, sonst gehen hier langsam die Lichter aus. Die Crolles2 Allianz ist ja irgendwie auch nicht mehr wirklich vorhanden, oder?
Passend dazu heute bei XBitLabs: Globalfoundries: Europe Does Not Do Enough to Stimulate Chip Manufacturing
Schon dämlich, wenn man solche Industrien vernachlässigt.
 
Zuletzt bearbeitet:
Oben Unten