AMD: Wieso kein Octacore?

[Matzelinho]

Diese Frage müsste man sich doch stellen, wenn man sich Intel´s "zusammengebastelten Quad" anschaut, oder? Kein Privatman braucht einen Prozessor mit 8 Kernen, allerdings wäre eine solche Entwicklung ein gewaltiger Schub für das angekratzte Image...
Im Servermarkt ließe sich sowas bestimmt gut verkaufen?!

Weiß jemand ob so etwas geplant ist, oder überhaupt realisierbar? (Zwei Barcelonas in einer Cpu die über den HTT kommunizieren)

Bin mal gespannt wie andere darüber denken...


MfG

 

[Bobo_Oberon]

Mit dem aktuellen K10 wäre das ein Albtraum für AMD.

Wenn AMD schon nicht genügend K10 derzeit liefern kann, wie soll es dann um die Lieferbarkeit des hypothetischen 2x Quadcore bestellt sein?

Für 2009 hingegen ist dagegen ein nativer Octacore geplant, was mit 45 nm auch realistisch zu schaffen ist.

MFG Bobo(2007)

 

[Desertdelphin]

stromverbrauch?

 

[Matzelinho]

stromverbrauch?

Ok, daran hatte ich nocht nicht wirklich gedacht, aber mit einer weiterentwickelten C´nQ Technik ließe der sich bestimmt senken. Dem Takt wären natürlich grenzen gesetzt...

 

[Wan_Mateng]

Da ich leider jetzt nicht die Roadmap von AMD im Kopf habe kann ich dir zumindest sagen
das Intel mit dem Nehalem einen nativen Octacore auf den Markt bringen wird, was aber auch erst 2009 stattfinden wird da der native Quad erst Ende 2008 kommt.

mfg

 

[Eye-Q]

Ok, daran hatte ich nocht nicht wirklich gedacht, aber mit einer weiterentwickelten C´nQ Technik ließe der sich bestimmt senken. Dem Takt wären natürlich grenzen gesetzt...

Das war nicht auf den Idle-Verbrauch bezogen sondern auf den Verbrauch unter Last - selbst der Barcelona "HE" hat ja schon eine TDP von 68 W, da würden rechnerisch zwei Stück auf einer CPU 146 W haben, was kompletter Selbstmord ist, das können selbst Server nicht ab.

 

[Rangoon]

AMD: Wieso kein Octacore?

Bevor AMD überhaupt mal an die Entwicklung eines 8-Kern-Prozessors denkt, sollten sie erstmal die IPC pro Kern hochschrauben. Das hätte erste Priorität. Im Homebereich ist ja selbst der Einsatz eines Quadcores schon relativ sinnfrei. Entscheidend ist für die allermeisten Anwendungen immer noch, was ein Kern leistet. Gerade hier muß AMD wieder Anschluß an Intel finden. Wenn das paßt, dann kann man auch mal wieder an mehr Kerne denken.

Gruß

Rangoon

 

[MusicIsMyLife]

Das war nicht auf den Idle-Verbrauch bezogen sondern auf den Verbrauch unter Last - selbst der Barcelona "HE" hat ja schon eine TDP von 68 W, da würden rechnerisch zwei Stück auf einer CPU 146 W haben, was kompletter Selbstmord ist, das können selbst Server nicht ab.

68 + 68 = 136

Und 136 Watt sind widerum nicht weit von dem entfernt, was zum Beispiel ein Intel Core 2 Quad B3 verbraten kann (TDP 130 Watt). Ergo würde ich das nicht unbedingt als KO-Kriterium nennen.

Vielmehr würde sich mir die Frage stellen, welche Software auf einer solchen CPU laufen soll. Momentan unterstützen nur wenige Anwendungen überhaupt DualCore-CPUs, von QuadCore-CPUs ganz zu schweigen. Wo soll da plötzlich die Software herkommen, die 8 Kerne unterstützt?

 

[st3pp3nw0lf]

so setzt man gerüchte in die welt

 

[rkinet]

stromverbrauch?

, Yield rate und
Speicheranbindung

Es bilden sich ja Flaschenhälse aus und solche Designs benötigen auch viel Strom.

Intel packt in 45nm und tollen Taktraten Werte beim Quad unterhalb von 130 Watt.
Ein Oktacore in 32nm dürfte pro Core bei gleichen Takt nur die Hälfte verbrauchen, was schon extreme Anforderungen stellt.
Wobei es nicht nur um die TDP geht, sondern die Vcc sinkt was immer höhere Stromstärken im DIE verursacht bei geringerer Toleranz an die Vcc.

Es wäre daher zumindest vernünftig Okta-Core und mehr für relativ geringe Taktraten zu designen und dann für Anwendungen, die von vielen Cores Vorteile ziehen.
Das wäre dann die Leistungsregion die heutige 60-75 Watt Quad abdecken.
Ein Leistungssprung vs. zwei isolierten Quad wäre kaum feststellbar.

 

[LinuS]

Für 2009 hingegen ist dagegen ein nativer Octacore geplant, was mit 45 nm auch realistisch zu schaffen ist.

War nicht eher ein Octacore per MCM geplant? Afaik schwirrt mir da noch was von solch tollen "Werbefolien" herum, evtl sogar im Zusammenhang mit dem Shanghai.

 

[NeuerBenutzer]

Weiß jemand ob so etwas geplant ist, oder überhaupt realisierbar? (Zwei Barcelonas in einer Cpu die über den HTT kommunizieren)

Da AMD den Speichercontroller in der CPU hat kann es bei einem solchen Vorhaben eigentlich nur einen Weg geben:

Core 1 = RAM und HyperTransport
Core 2 = HyperTransport

Und zwischen Core 1 + Core 2 nochmal HyperTransport.

Irgendein MB-Hersteller hatte sowas auch schon einmal gebaut um Dual Sockel 940 auf normale ATX-Größe zu quetschen.

Die Frage wäre am Schluß ab wie die Geschichte dann aussieht wenn plötzlich 2, 4 oder gar 8 solcher CPUs auf einem MB werkeln sollen. Denn irgendwo fehlen ja dann die HyperTransport-Schnittstellen zu den benachbarten CPUs.

 

[Bobo_Oberon]

Vermutlich wirds ein natives Quadcore-Design.

Der Fusion, eine Kombination von CPU und GPU wird vermutlich "zusammengepappt" werden:

Aber ich denke, da hält sich AMD noch ne Hintertür offen, wie es gemacht werden wird:

Quelle

Octacores an sich gibt es jedoch schon länger in der Halbleiterindustrie (Sun, RMI, Cavium, ... ). Die Frage nach Software stellt sich daher nicht, jedenfalls nicht für den Server-Bereich.

MFG

 

[rkinet]

Da AMD den Speichercontroller in der CPU hat kann es bei einem solchen Vorhaben eigentlich nur einen Weg geben:

Core 1 = RAM und HyperTransport
Core 2 = HyperTransport

Und zwischen Core 1 + Core 2 nochmal HyperTransport.

Das Ur-Design So. 754 sah zwei Sockets vor, die als Budget-Server je einen Speicherkanal ansteuerten.
Als Resteverwertung entstand der Desktop 754 mit nur einem Socket.

Die HTr Kanäle im Barcelona würden für so ein Design und je zwei weiter HTrs reichen, was dann 4 HTr Links nach außen ergäbe (wenn auch mit unterschiedlichen Latenzzeiten, abhängig ob die Daten noch über den internen HTr müssen)
Den internen HTr könnte AMD sogar auf 2* 32 Bit aufbohren, ohne groß das Design zu ändern.

Machbar wäre vieles und AMD könnte dann aus 45nm (Shanghai - Bulldozer) Quad-Core die mit geringer TDP selektieren und für diesen Quad verwenden.
Intel würde es so machen, wenn sie ähnliche Designs wie AMD im Programm hätten.
Aber AMD ist nicht Intel und man strebt nach HighTech, nicht funktionsfähiger udn erlösbringernder Standardware.

 

[Opteron]

Für 2009 hingegen ist dagegen ein nativer Octacore geplant, was mit 45 nm auch realistisch zu schaffen ist.

War nicht eher ein Octacore per MCM geplant? Afaik schwirrt mir da noch was von solch tollen "Werbefolien" herum, evtl sogar im Zusammenhang mit dem Shanghai.

Jo meiner Meinung ist mir auch nicht klar, ob das native oder nicht native werden soll ... es gibt da einzig und allein die Marketingfolien hier:

Und nachdem da nichts von nem L3 / SRI oder sonstwas steht, kann man in das Bild sowohl ein natives design als auch ein MCM reininterpretieren, bei dem jeweils ein Quad einen Speicherkanal bekäme.

Edit: Hmm wobei .. "memory controller" ist eigentlich eindeutig, das ist was andres als der Speicheranschluss / DRAM Controller ... hmm naja warten wirs ab

Da AMD den Speichercontroller in der CPU hat kann es bei einem solchen Vorhaben eigentlich nur einen Weg geben:

Core 1 = RAM und HyperTransport
Core 2 = HyperTransport

Und zwischen Core 1 + Core 2 nochmal HyperTransport.

nöö siehe oben, wieso sollte das nicht möglich sein jedem einzelnem Core einen Speicherkontroller zu geben ? Bei mainboards und unterschiedliche Sockel kanns eventuel ein Platzproblem geben, weswegen es eben solche boards gab, bei denen die 2te CPU kein eigenes RAM hatte .. aber im MCM Fall ist das nur eine Frage der Verdrahtung ... sollte ziemlich egal sein.

Mein Tipp ... nachdem AMD so neidisch auf den Quad MCM geschaut hat, und nachdem der eigene Quadcore so kompliziert war .. denke ich, dass sie ein 2x4 MCM bauen. Mit einem DDR3 Kanal pro Kern einem L3 dahinter und als interconnect ein schneller HT3 link sollte das auch nicht sooo schlecht sein.

ciao

Alex

 

[LinuS]

Ah jetzt weiß ich, warum ich bei Shanghai schon auf Octacore und MCM kam:
http://www.fudzilla.com/index.php?option=com_content&task=view&id=553&Itemid=1
http://www.theinquirer.net/en/inquirer/news/2007/04/01/amd-travels-from-shanghai-to-montreal
http://www.heise.de/newsticker/meldung/93278
ergo evtl schon beim K10.5 ein Octacore, wenn sich da AMD nicht wieder übernimmt
Die Folie die ich meinte hat sich als Sandtiger, also genau dem was Bobberon bereits gepostet hatte, herausgestellt. Da müssen meine Synapsen wohl irgendwie falsch verdrahtet gewesen sein.

 

[rkinet]

Ah jetzt weiß ich, warum ich bei Shanghai schon auf Octacore und MCM kam:
http://www.fudzilla.com/index.php?option=com_content&task=view&id=553&Itemid=1
http://www.theinquirer.net/en/inquirer/news/2007/04/01/amd-travels-from-shanghai-to-montreal
http://www.heise.de/newsticker/meldung/93278
ergo evtl schon beim K10.5 ein Octacore, wenn sich da AMD nicht wieder übernimmt
Die Folie die ich meinte hat sich als Sandtiger, also genau dem was Bobberon bereits gepostet hatte, herausgestellt. Da müssen meine Synapsen wohl irgendwie falsch verdrahtet gewesen sein.

Danke für die Folien.

Dieser 'gebastelte Oktacore' könnte per viertem HTr 3.0 Link realisiert werden.
Wobei hier sogar 2* 32 Bit statt der externen 2* 16 Bit möglich wäre ohne große Mehrkosten.

Problematisch erscheint mir aber die TDP bzw. der mögliche Takt.
Wenn ich mich recht erinnere hat der So. F nur 95A, die So.AM2+ und So.AM3 gehen auf 110 A zzgl. 20A Northbridge. (http://www.planet3dnow.de/vbulletin/showpost.php?p=3415223&postcount=21)
Obiges könnte den Leistungsbedraf eines Octa-Core mittelerer Taktregion (2,5 GHz ? ) packen, bei 95A und typ. 1,15-1,2 V / 45nm eher nicht.

Zumindest bietet der 'gebastelte' Octa die Möglichkeit aus vielen Shanghai-Cores die mit guten TDP-Werten zu selektieren und so leicht 20-30% weniger TDP im Design zu haben als ein nativer Quad-Core.

Aber die Technik zeigt auch, dass AMD wieder deutlich am K10 gearbeitet hat, was wieder Bug-Risiken & Verzögerungen birgt. Auch ist die Frage, wie sich die Latenzzeit des 6M statt 2M L3 entwickelt.
Aber die Lösung ist technisch sichere als die 'Sandtiger'-Ideen, die ich eher auf Ende 2009 ansetze.

Zum Einfahren der 45nm fehlt aber ein einfaches Design - ich hoffe da immer noch auf den 2M-X3 als weitgehenden Shrink des Barcelona und Umgruppierung des L3 in die entstehende Lücke.

 

[dekaisi]

Mit dem aktuellen K10 wäre das ein Albtraum für AMD.

Wenn AMD schon nicht genügend K10 derzeit liefern kann, wie soll es dann um die Lieferbarkeit des hypothetischen 2x Quadcore bestellt sein?

Für 2009 hingegen ist dagegen ein nativer Octacore geplant, was mit 45 nm auch realistisch zu schaffen ist.

MFG Bobo(2007)

?? wo steht das?
wenn man ihre Verfügarkeit anschaut wird man auch sehen, es sind genug vorhanden.
Zudem ist noch genug Potential für Herstellung vorhanden, auch wenn ja bekanntlich FAB30 nun seine Lichter ausschaltet und FAB38 kommt.
45nm wird wohl eher das Problem sein.
Siehe der Die ist bei 65nm riesig, selbst bei 45nm ist ein Quad noch recht groß im Vergleich zu einem 65nm Dual.
Daran wird es scheitern, bzw an der dann estimmt schlechten Ausbeute.

 

[Chronos]

AMD: Wieso kein Octacore

weil sie schon keinen vernünftigen quad hinbekommen ??

 

[SPINA]

weil sie schon keinen vernünftigen quad hinbekommen ??

Da gibt es sogar eine ganze Riege an gut laufenden Quad-Core Prozessoren aus dem Hause AMD:

http://products.amd.com/en-us/OpteronCPUFilter.aspx?f1=Third-Generation+AMD+Opteron™

 

[Bobo_Oberon]

?? wo steht das?

Ich bitte dich auch Ergänzungen dazu von mir BITTE zur Kenntnis zu nehmen.

MFG Bokill

 

[dekaisi]

Ich bitte dich auch Ergänzungen dazu von mir BITTE zur Kenntnis zu nehmen.

MFG Bokill

ja ja,

ich meinte

"Mit dem aktuellen K10 wäre das ein Albtraum für AMD.
Wenn AMD schon nicht genügend K10 derzeit liefern kann, wie soll es dann um die Lieferbarkeit des hypothetischen 2x Quadcore bestellt sein?"

Die Teile laufen und für einen Normalanwender ist der Fehler völlig irrelevant.
Zudem hat AMD beim Quad keine Lieferprobleme, zumindest noch nicht gehabt .
Denke mit der jetzigen Designänderung, siehe TLB Bug, wird bestimmt einiges hängen, siehe Sie müssen ja bestimmt erstmal eine Verbesserung implimentieren.
Da in fast allen Shops welche Lieferbar sind und gut gekauft werden kann man diesemal nicht von Lieferproblemen sprechen, wie noch 2006 Winter bei 65nm Einführung

 

[rkinet]

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1197635692

Im Prinzip ein tolles Design, aber für 45nm wirds bei der TDP verdammt eng.
So etwas in 32nm - durchaus auf der IBM-Fab Mitte 2009 - würde Sinn machen.

Die Quad-Variante könnte ja in 45nm in DD gefertigt werden.
AMD könnte sich so bis weit in 2010/1 Zeit lassen mit 32nm als Mainstream-Prozess und trotzdem den Okta-Core mit attraktiven Parametern ferigen.

 

[cumec]

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1197635692

Im Prinzip ein tolles Design, aber für 45nm wirds bei der TDP verdammt eng.
So etwas in 32nm - durchaus auf der IBM-Fab Mitte 2009 - würde Sinn machen.

Die Quad-Variante könnte ja in 45nm in DD gefertigt werden.
AMD könnte sich so bis weit in 2010/1 Zeit lassen mit 32nm als Mainstream-Prozess und trotzdem den Okta-Core mit attraktiven Parametern ferigen.

Ja sicher... Sie verschieben einfach 32nm und lassen bei IBM fremdfertigen. Und selber bringen sie 32nm wenn der 22nm Prozess verfügbar ist. Sorry, aber das wäre ökonomischer sowie technischer Blödsinn...

 

[Bobo_Oberon]

Als Antwort auf einen anderen (unnötigen neueren Thread).

Bislang hat jeder Athlon 64 X2 zwei Speichercontroller, das gilt auch für den K10, wenngleich der den gaged/ungaged-Modus zusätzlich kennt.

Es wäre technisch ebenso machbar, statt der "Xfire"-Bandbreite (also die gesamte Bandbreite des Speicherkontrollers über den HyperTransport-Link für einen weiter entfernten Prozessorkern), dass jeder Kern ein 64 Bit Speicherinterface freigeschaltet hat (statt des 128 Bit breiten internen Speicher-Interfaces) und in der Summe nach aussen hin ein derartiger "Quadcore" ein 128 Bit breites Speicherinterface hat.

Und selbst wenn, die Bandbreite mit dem "Swift" wird potenziell höher wegen DDR3-RAM sein.

Quelle

Ich denke, AMD hält sich hier alle Optionen offen. Gut möglich, dass die einzelnen Kernbestandteile modular sind, so dass es ein gemeinsames Speicherinterface für zwei "zusammengepappte" Quadcores gibt. Das Sandtiger-Modell vom Sommer 2007

ist in diesem Sinne durchaus noch nicht veraltet. -> Aus Raider wird Twix

Quelle

MFG Bobo(2007)