News AMD zeigt Details zu gestapelten 3D-Chiplets in einem Video

Nero24

Administrator
Teammitglied
★ Themenstarter ★
Mitglied seit
01.07.2000
Beiträge
23.625
Renomée
9.730
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2021
Völlig überraschend hatte AMD-CEO Dr. Lisa Su im Rahmen einer Computex-2021-Keynote kürzlich einen Prozessor-Prototypen gezeigt, der mit gestapeltem (“stacked”) L3-Cache aufwartete. Auf seinem YouTube-Kanal hat AMD inzwischen ein Video veröffentlicht, das auf amüsante Weise ein paar weitere Details verrät, wie man das technisch bewerkstelligt hat.

(…)

» Artikel lesen
 

Crashtest

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2008
Beiträge
8.925
Renomée
1.216
Standort
Leipzig
  • Docking@Home
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Warten wir mal auf die Milan-X
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
936
Renomée
307
Die relevanten Fakten, die ich herausgehört habe: Ein Tausendstel der Signalwege verglichen mit 2.5D Stacking und 95% der Chiplet-Höhe wird beim Die abgenommen, damit der andere Die aufgebracht werden kann.
Verwunderlich ist für mich, dass sie im Beispiel die Höhe beim Core-Chiplet reduziert haben und nicht die des Cache-Chiplet. Die Animationen haben den umgekehrten Fall dargestellt.
 

Peet007

Admiral Special
Mitglied seit
30.09.2006
Beiträge
1.785
Renomée
21
Schon richtig gesehen der Core Chiplet wird komplett abgeschliffen und dann 2 Pads und der Cache aufgelegt. Ich hab da meine Bedenken bei den 20 µm wie bruchsicher das noch ist. Bei Intel hatten sie bei Gen8 oder Gen9 einen dünnen Die der das aufschrauben des Kühlers oder bei Transport brach.

Bin gespannt ob so etwas auftritt.
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
936
Renomée
307
Im Ergebnis wird der Core-Chiplet mit den aktiven Layern direkt auf den Träger gelegt und darüber liegt dann Layer-on-Layer mit dem 20 µm Abstand der V-Cache, der ein Silizium Dach als stabilisierende Struktur anbietet und wo kein Cache ist werden Silizium Spacer dazugeklebt, das Dach wird dann mit dem Heatspreader verlötet?
 

Peet007

Admiral Special
Mitglied seit
30.09.2006
Beiträge
1.785
Renomée
21
Im Video wird es so gezeigt das Material von Core Chiplet abgenommen wird. 95% vom Die. Der V-Cache dann ohne irgendwelche Lagen einfach daraufgelegt. Der Die ist so aufgebaut das die Leitungen über das auflegen des V-Cache verbunden werden, quasi angeschlossen wird. So wie ich das verstanden habe.
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
10.216
Renomée
599
Die relevanten Fakten, die ich herausgehört habe: Ein Tausendstel der Signalwege verglichen mit 2.5D Stacking und 95% der Chiplet-Höhe wird beim Die abgenommen, damit der andere Die aufgebracht werden kann.
Verwunderlich ist für mich, dass sie im Beispiel die Höhe beim Core-Chiplet reduziert haben und nicht die des Cache-Chiplet. Die Animationen haben den umgekehrten Fall dargestellt.

Schon richtig gesehen der Core Chiplet wird komplett abgeschliffen und dann 2 Pads und der Cache aufgelegt. Ich hab da meine Bedenken bei den 20 µm wie bruchsicher das noch ist. Bei Intel hatten sie bei Gen8 oder Gen9 einen dünnen Die der das aufschrauben des Kühlers oder bei Transport brach.

Bin gespannt ob so etwas auftritt.
Ich denke dass das Core Die von der Bearbeitung her dem des Interposers bei Fiji und Co. ähneln wird, allerdings wegen der komplexen Logik mit einer deutlich höheren Präzision. Hier dürften auch die inzwischen gewonnenen Erfahrungen beim Thema Layer aus dem Speicherbereich hilfreich sein denn dort müßte für den Aufbau jedes Layers die Grundfläche für den Transistoraufbau ebenfalls extrem plan geschliffen werden um die erforderliche Planarität zu erhalten.
Man fängt auf dem Wafer mit den durchreichenden Verdrahtungsebenen an, baut für den Core Bereich eine ausreichend dicke Siliziumschicht auf die wieder extrem planarisiert werden muss bevor man mit der Transistorebene anfangen kann und von dort an den Chip wieder traditionell mit all seinen Verdrahtungsebenen aufbauen kann.
Am Ende wird dann der Wafer umgedreht und der Wafer bis zu den Durchkontaktierungen abgeschliffen. Die Frage für mich wäre hier allerdings in wieweit die Durchkontaktierungen in den Wafer Rohling reingeätzt werden um Bearbeitungssschritte/-zeiten beim Abschleifen zu sparen.
Die Spacer auf dem Core Bereichen dürften allerdings nicht nur für die Bruchfestigkeit sondern auch für die Wärmeverteilung wichtig sein, Stichwort Hotspots. Mich würde allerdings mal interessieren wie die Spacer vor allem wegen dem Wärmetransport mit dem Core Die verbunden werden. *kopfkratz
Wenn das Ganze dann am Ende wie bisher mit dem Deckel verlötet und damit fest verbunden wird müßten sich auch die punktuelle mechanische Belastung in Grenzen halten.
 

CeEstMoi

Lieutnant
Mitglied seit
28.02.2014
Beiträge
94
Renomée
0
... die Sorgen sind nicht ganz unbegründet jedoch meine ich das so zu interpretieren:
Kontakte, (Keramik?)-Träger, dünnes Silizium, Cache, irgendwas, Cores und dann dickes Silizium, Headspreader
 
Oben Unten