App installieren
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: This feature may not be available in some browsers.
Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden.
Du solltest ein Upgrade durchführen oder ein alternativer Browser verwenden.
Du solltest ein Upgrade durchführen oder ein alternativer Browser verwenden.
News AMD zeigt Prototyp mit gestapeltem L3-Cache
- Ersteller Nero24
- Erstellt am
-
- Schlagworte
- 3d v-cache ryzen stapel
Berniyh
Grand Admiral Special
- Mitglied seit
- 29.11.2005
- Beiträge
- 5.203
- Renomée
- 217
Würde auch ohne Drehen passieren. Grund ist einfach, dass der Kristall von der Mitte heraus wächst.Die Ingots werden gedreht während des Ziehens aus der Schmelze.
Und zwar in alle Richtungen gleichzeitig und gleich schnell. Dabei entsteht dann logischerweise ein Kreis.
Durch das Drehen wird das einfach noch homogener.
Die Frage habe ich mir allerdings auch Gestellt, gibt es einen besondern Grund wieso Wafer nicht Quadratisch oder Rechteckig sind dann müsste man viel weniger Wegwerfen usw.
Stimmt nicht ganz, für Solarzellen wird das durchaus gemacht. Da nimmt man Si Granulat wirft das in einen viereckigen "Kochtopf" und erhitzt das dann. Durch Seed-Kristalle als unterste Schicht kann man so fast perfekt monokristallines Material erziehlen. Nennt sich dann "quasi"-mono Silicium.Ja, monokristalline wafer können nicht anderst hergestellt werden. Zudem gibt es bei runden wafer handlingsvorteile.
Problem dabei ist vor allem, dass Wände und Boden (typischerweise aus SiC, iirc) Verunreinigungen enthalten und dadurch die Qualität im Normalfall nicht an die von gezogenem Si ran reicht.
d.h. insbesondere im unteren Teil des Ingots sowie an den Rändern der Wafer müsste man wieder Abstriche in Kauf nehmen bis hin zu unbrauchbaren Chips.
Wenn es denn überhaupt für brauchbare Chips genügen würde. xD
Auch aus der Gasphase könnte man rechteckige Wafer herstellen, z.B. auf einem quadratischen Template.
Die Probleme sind aber ähnlich, es ist da schwierig perfekte Materialqualität zu erzielen.
Letztendlich spielt es aber auch gar keine so große Rolle. Bei den riesigen Wafern die da inzwischen verwendet werden (300mm Durchmesser) und den kleinen Chips darauf ist der Verlust so winzig, dass man sich das erlauben kann.
Denniss
Grand Admiral Special
- Mitglied seit
- 25.04.2002
- Beiträge
- 4.921
- Renomée
- 63
- Standort
- Region Hannover
- Prozessor
- AMD Phenom II X6 1050T
- Mainboard
- Asrock M3A770DE
- Kühlung
- Alpenföhn Ben Nevis
- Speicher
- Kingston 2x 8 GiB PC3-12800
- Grafikprozessor
- Radeon RX 460 2 GiB
- Display
- Asus VS 278
- SSD
- 2x 480GB Crucial BX300, 1TB Crucial MX500
- HDD
- 4TB WD Red
- Optisches Laufwerk
- LG DVD-Brenner
- Soundkarte
- VIA Envy24
- Netzteil
- 400W Pure Power 11
- Tastatur
- Cherry
- Betriebssystem
- Win7 x64
- Webbrowser
- FF + SM
man kann nicht einfach ne Lage L3 oben auf die Cores draufschnallen. Die Cores sind bekanntlich die heißesten Punkte auf der CPU. Der L3 und die interne Verwaltung sind dagegen eher sparsam. Das wäre eine schöne Hitzekapselung für die Cores.
Wenn man den L3 drunterpacken könnte .....
Wenn man den L3 drunterpacken könnte .....
Woerns
Grand Admiral Special
- Mitglied seit
- 05.02.2003
- Beiträge
- 2.979
- Renomée
- 231
Prinzipiell hat AMD die Möglichkeit, noch dichteren L3-Cache in einem kleineren Node zu verwenden. Ist die Frage, ob das jemals wirtschaftlich ist. Aber vielleicht können die SRAM Zellen ja günstiger produziert werden als allgemeine Logik. Vielleicht ist z.B. EIN Cache Chip in 3nm günstiger als VIER Cache Chips in 7nm mit insgesamt der gleichen Kapazität.
MfG
MfG
cyrusNGC_224
Grand Admiral Special
- Mitglied seit
- 01.05.2014
- Beiträge
- 5.924
- Renomée
- 117
- Aktuelle Projekte
- POGS, Asteroids, Milkyway, SETI, Einstein, Enigma, Constellation, Cosmology
- Lieblingsprojekt
- POGS, Asteroids, Milkyway
- Meine Systeme
- X6 PII 1090T, A10-7850K, 6x Athlon 5350, i7-3632QM, C2D 6400, AMD X4 PII 810, 6x Odroid U3
- BOINC-Statistiken
Bei diesem Stacking muss doch dersselbe Prozess verwendet werden, sonst funktioniert es nicht. Unterschiedliche fallen also weg.
bschicht86
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 14.12.2006
- Beiträge
- 4.249
- Renomée
- 228
- BOINC-Statistiken
- Prozessor
- 2950X
- Mainboard
- X399 Taichi
- Kühlung
- Heatkiller IV Pure Chopper
- Speicher
- 64GB 3466 CL16
- Grafikprozessor
- 2x Vega 64 @Heatkiller
- Display
- Asus VG248QE
- SSD
- PM981, SM951, ein paar MX500 (~5,3TB)
- HDD
- -
- Optisches Laufwerk
- 1x BH16NS55 mit UHD-BD-Mod
- Soundkarte
- Audigy X-Fi Titanium Fatal1ty Pro
- Gehäuse
- Chieftec
- Netzteil
- Antec HCP-850 Platinum
- Betriebssystem
- Win7 x64, Win10 x64
- Webbrowser
- Firefox
- Verschiedenes
- LS120 mit umgebastelten USB -> IDE (Format wie die gängigen SATA -> IDE)
Macht man doch nicht. Der "neue" L3 passt genau auf den alten L3.man kann nicht einfach ne Lage L3 oben auf die Cores draufschnallen.
Hotstepper
Vice Admiral Special
- Mitglied seit
- 12.04.2005
- Beiträge
- 831
- Renomée
- 117
Nicht genau aber grundsätzlich schon. Hier gibts einen echt lesenswerten Artikel über den ganzen StuntMacht man doch nicht. Der "neue" L3 passt genau auf den alten L3.
AMD 3D Stacks SRAM Bumplessly
AMD recently unveiled 3D V-Cache, their first 3D-stacked technology-based product. Leapfrogging contemporary 3D bonding technologies, AMD jumped directly into advanced packaging with direct bonding and an order of magnitude higher wire density.
fuse.wikichip.org
Peet007
Admiral Special
Wie ich das verstehe wird das aufgesetzte HBM Modul einen eigenen Taktgeber haben um die Abwärme zu kontrollieren und einen eigenen Speichercontroller. Ob der schnelle L3 erhalten bleibt wird sich zeigen. Wenn das HBM Modul gleiche Leistung oder sogar mehr Leistung liefern kann wird man ihn wohl streichen. Und man hat wieder mehr Platz.
Hotstepper
Vice Admiral Special
- Mitglied seit
- 12.04.2005
- Beiträge
- 831
- Renomée
- 117
Woerns
Grand Admiral Special
- Mitglied seit
- 05.02.2003
- Beiträge
- 2.979
- Renomée
- 231
Warum?Bei diesem Stacking muss doch dersselbe Prozess verwendet werden, sonst funktioniert es nicht. Unterschiedliche fallen also weg.
Die Through Silicon Vias (TSV) müssen an denselben Stellen platziert werden, und die sind riesig im Vergleich zu den anderen Strukturen.
Beim Rest sollte der Fertigungsprozess m.E. egal sein.
MfG
Peet007
Admiral Special
Ist im Grunde nichts anderes als gestapelter RAM so wie bei der GPU. Wie man ihn dann aufbaut und anschließt erhält man eine bei weitem höhere Bandbreite. Dem Kern wird es egal sein von welcher Schicht er die Daten für die Pipeline bekommt oder zurückschreibt.
Interessant für Epyc/TR weil man immer größere Datenmengen bei den Kernen vorhalten kann und die Interconects/IO entlastet. Intel hat auch schon mal eine Schemata mit gestapelten RAM gezeigt
sompe
Grand Admiral Special
- Mitglied seit
- 09.02.2009
- Beiträge
- 14.279
- Renomée
- 1.961
- Mein Laptop
- Dell G5 15 SE 5505 Eclipse Black
- Prozessor
- AMD Ryzen 9 3950X
- Mainboard
- MSI MPG X570 GAMING PRO CARBON WIFI
- Kühlung
- Wasserkühlung
- Speicher
- 4x 16 GB G.Skill Trident Z RGB, DDR4-3200, CL14
- Grafikprozessor
- AMD Radeon RX 6900 XT
- Display
- 1x 32" LG 32UD89-W + 1x 24" Dell Ultrasharp 2405FPW
- SSD
- Samsung SSD 980 PRO 1TB, Crucial MX500 500GB, Intel 600p 512GB, Intel 600p 1TB
- HDD
- Western Digital WD Red 2 & 3TB
- Optisches Laufwerk
- LG GGC-H20L
- Soundkarte
- onboard
- Gehäuse
- Thermaltake Armor
- Netzteil
- be quiet! Dark Power Pro 11 1000W
- Betriebssystem
- Windows 10 Professional, Windows 7 Professional 64 Bit, Ubuntu 20.04 LTS
- Webbrowser
- Firefox
Peet007
Admiral Special
Ich sehe das halt so. Je mehr (was weiß ich Fachausdruck) Speicherregister auf die der Kern zugriff hat um so weniger kommt der Datenstrom ins stocken. Sieht man an der besseren Single Core Leistung von Zen3. Ein höhere Bandbreite an Speicherregistern auf die der Kern Zugriff hat.
Mit welcher Takt man das realisieren kann? Auf jeden Fall eine Entwicklung mit Potential.
Mit welcher Takt man das realisieren kann? Auf jeden Fall eine Entwicklung mit Potential.
Hotstepper
Vice Admiral Special
- Mitglied seit
- 12.04.2005
- Beiträge
- 831
- Renomée
- 117
Wenn du das Cache Chiplet meinst, das ist kein HMB DRAM chip sondern SRAM.
Das ist nicht das Gleiche. Das ist echter integrierter L3 Cache, kein L4 wie bei Intel damals.
HBM2 hat einen max. theoretischen Durchsatz von 32gb/s je Die und bis zu 100gb/s bei einem Stapel von 8 Dies. Die Latenz liegt bei etwa 30-100ns.
Der L3 Cache bei Zen3 liegt bei ~600-700gb/s und 10ns.
Das ist nicht das Gleiche. Das ist echter integrierter L3 Cache, kein L4 wie bei Intel damals.
HBM2 hat einen max. theoretischen Durchsatz von 32gb/s je Die und bis zu 100gb/s bei einem Stapel von 8 Dies. Die Latenz liegt bei etwa 30-100ns.
Der L3 Cache bei Zen3 liegt bei ~600-700gb/s und 10ns.
WindHund
Grand Admiral Special
- Mitglied seit
- 30.01.2008
- Beiträge
- 12.188
- Renomée
- 532
- Standort
- Im wilden Süden (0711)
- Mitglied der Planet 3DNow! Kavallerie!
- Aktuelle Projekte
- NumberFields@home
- Lieblingsprojekt
- none, try all
- Meine Systeme
- RYZEN R9 3900XT @ ASRock Taichi X570 & ASUS RX Vega64
- BOINC-Statistiken
- Prozessor
- AMD Ryzen 9 5950X
- Mainboard
- ASRock 570X Taichi P5.01 Beta
- Kühlung
- AlphaCool Eisblock XPX, 366x40mm Radiator 6l Brutto m³
- Speicher
- 2x 16 GiB DDR4-3600 CL26 Kingston (Dual Rank, unbuffered ECC)
- Grafikprozessor
- 1x ASRock Radeon RX 6950XT Formula OC 16GByte GDDR6 VRAM
- Display
- SAMSUNG Neo QLED QN92BA 43" up to 4K@144Hz FreeSync PP HDR10+
- SSD
- WD_Black SN850 PCI-Express 4.0 NVME
- HDD
- 3 Stück
- Optisches Laufwerk
- 1x HL-DT-ST BD-RE BH10LS30 SATA2
- Soundkarte
- HD Audio (onboard)
- Gehäuse
- SF-2000 Big Tower
- Netzteil
- Corsair RM1000X (80+ Gold)
- Tastatur
- Habe ich
- Maus
- Han I
- Betriebssystem
- Windows 10 x64 Professional (up to date!)
- Webbrowser
- @Chrome.Google & Edge Chrome
HBM = High Bandwidth Memory
L3 Cache = High Bandwidth Cache (Multi-Bit ECC inklusive)
Ich weiß aber was Pete007 meint, der HBM ist auch gestapelt, also von der Hochzeit her, das selbe Prinzip nur kleiner.
P.S. mein HBM2 VRAM (Vega64) kommt auf 483.8 GB/s laut GPUz, der lässt sich auch als HBC nutzen hat aber kein ECC.
L3 Cache = High Bandwidth Cache (Multi-Bit ECC inklusive)
Ich weiß aber was Pete007 meint, der HBM ist auch gestapelt, also von der Hochzeit her, das selbe Prinzip nur kleiner.
P.S. mein HBM2 VRAM (Vega64) kommt auf 483.8 GB/s laut GPUz, der lässt sich auch als HBC nutzen hat aber kein ECC.
Zuletzt bearbeitet:
Hotstepper
Vice Admiral Special
- Mitglied seit
- 12.04.2005
- Beiträge
- 831
- Renomée
- 117
Das aber nicht nur ein Stapelmein HBM2 VRAM (Vega64) kommt auf 483.8 GB/s laut GPUz
WindHund
Grand Admiral Special
- Mitglied seit
- 30.01.2008
- Beiträge
- 12.188
- Renomée
- 532
- Standort
- Im wilden Süden (0711)
- Mitglied der Planet 3DNow! Kavallerie!
- Aktuelle Projekte
- NumberFields@home
- Lieblingsprojekt
- none, try all
- Meine Systeme
- RYZEN R9 3900XT @ ASRock Taichi X570 & ASUS RX Vega64
- BOINC-Statistiken
- Prozessor
- AMD Ryzen 9 5950X
- Mainboard
- ASRock 570X Taichi P5.01 Beta
- Kühlung
- AlphaCool Eisblock XPX, 366x40mm Radiator 6l Brutto m³
- Speicher
- 2x 16 GiB DDR4-3600 CL26 Kingston (Dual Rank, unbuffered ECC)
- Grafikprozessor
- 1x ASRock Radeon RX 6950XT Formula OC 16GByte GDDR6 VRAM
- Display
- SAMSUNG Neo QLED QN92BA 43" up to 4K@144Hz FreeSync PP HDR10+
- SSD
- WD_Black SN850 PCI-Express 4.0 NVME
- HDD
- 3 Stück
- Optisches Laufwerk
- 1x HL-DT-ST BD-RE BH10LS30 SATA2
- Soundkarte
- HD Audio (onboard)
- Gehäuse
- SF-2000 Big Tower
- Netzteil
- Corsair RM1000X (80+ Gold)
- Tastatur
- Habe ich
- Maus
- Han I
- Betriebssystem
- Windows 10 x64 Professional (up to date!)
- Webbrowser
- @Chrome.Google & Edge Chrome
We "stapeln, so viel wir können"Das aber nicht nur ein Stapelmein HBM2 VRAM (Vega64) kommt auf 483.8 GB/s laut GPUz
x2
Dual Sense-MI.
We belive, in our self!
Ähnliche Themen
- Antworten
- 7
- Aufrufe
- 844
- Antworten
- 0
- Aufrufe
- 305
- Antworten
- 2
- Aufrufe
- 561
- Antworten
- 52
- Aufrufe
- 5K
- Antworten
- 1
- Aufrufe
- 447