AMD Zen - 14nm, 8 Kerne, 95W TDP & DDR4?
- Ersteller UNRUHEHERD
- Erstellt am
BoMbY
Grand Admiral Special
Lesen und verstehen ist nicht so Deine Stärke, oder?
WindHund
Grand Admiral Special
Gerade weil ECC Zusätzliche Leiterbahnen benötigt auf dem Mainboard, finde ich es gut das es getrennt wird (Desktop/Workstation)
Aus dem BKDG Seite 189:Ohne ECC findet man die Fehler quasi nicht, und wenn ECC zuschlägt gibt es normalerweise eine "Maschinen Prüfungs Ausnahme"
Insgesamt habe ich 4 zusätzliche Speicher Chips (zwei auf jedem DRAM Riegel)
Zuletzt bearbeitet:
bschicht86
Redaktion
☆☆☆☆☆☆
Meinst du insgesamt? Oder reg. ECC? Weil bei normalen ECC-Riegeln wären das höchstens 2 Zusatz-Chips bei insgesamt 18 Chips.
WindHund
Grand Admiral Special
Insgesamt, pro Riegel zwei oder pro Seite ein zusätzlicher Chip: 1024M x 72 (2 ranks)
1 zusätzliches Bit pro 8 Bits, das macht den Kohl nicht fett.Gerade weil ECC Zusätzliche Leiterbahnen benötigt auf dem Mainboard, finde ich es gut das es getrennt wird (Desktop/Workstation)
Ja, es wird korrigiert. Es gibt dann einen Eintrag im Syslog welcher Riegel das war, wenn die Maschine richtig konfiguriert wurde. Ohne ECC merkt man es möglicherweise nicht oder zu spät!
Stefan Payne
Grand Admiral Special
1150 mit Core i3 zum Beispiel.
BoMbY
Grand Admiral Special
Nein, ist es nicht. Denn ich sagte Desktop. Mir ist kein aktueller Chipsatz von Intel bekannt, welcher ECC kann und als Desktop deklariert wird. Ebenso ist mir keine aktuelle CPU von Intel bekannt, welche ECC unterstützt und als Desktop deklariert wird.
Ebenso sagte ich nicht, dass AM1 ECC unterstützt. Ich sage, dass Kabini ECC unterstützt - und das tut er sehr wohl - auf FT3, und eben nicht auf AM1.
IT-Extremist
Gesperrt
- Mitglied seit
- 09.12.2015
- Beiträge
- 225
- Renomée
- 1
Z. B.
Gigabyte GA-X150M-PRO ECC.
--- Update ---
Lesen und verstehen ist nicht so deine Stärke
denn laut BoMbY brauchst du bei Intel für ECC mindestens 2011-3.
BoMbY
Grand Admiral Special
Z. B.
Gigabyte GA-X150M-PRO ECC.
--- Update ---
Lesen und verstehen ist nicht so deine Stärke
Auf den Rest gehst Du natürlich nicht ein ... abgesehen davon, woher soll man wissen, dass es irgendwelche 2-Kern CPUs mit ECC gibt, während alle normalen Desktop-CPUs das nicht unterstützen? Und Du brauchst immer noch einen Server/Workstation Chipsatz.
Das ist ja der Witz an der Sache. Das besagte Gigabyte GA-X150M-PRO ECC steht bei Geizhals bei den Xeon Boards und das dürfte auch der Grund sein warum die i5 und i7 Modelle es auf einmal nicht mehr beherrschen. Die Kundschaft soll dann gefälligst die Xeons kaufen.
Dresdenboy
Redaktion
☆☆☆☆☆☆
Ist es OK, dass ich wegen Fußball nur mal Copy Paste?
A thought about the 8C Zeppelin die:
I reported about the "Zeppelin" CPU first, in combination with the 32C limit per socket. This and the Fudzilla slide led to assumptions that 32C would be 2 Zeppelins -> 16C/ZP assumed with 4 DDR channels per die.
SR die leaked and had 8C + 2x DDR4 PHY. Then Lisa held the "ZP" ES into the cameras. 8C SR called "ZP" -> cognitive dissonance.
Looking at the Fudzilla slide again I found the riddle's solution: The blue Zeppelin box are actually 2 boxes divided by an orange line, which stands for the data fabric. The same for the Greenland GPU. So that are 2 ZP dies! And 2 GPU dies (possibly some small Vega die with 1 HBM2 PHY).
A thought about the 8C Zeppelin die:
I reported about the "Zeppelin" CPU first, in combination with the 32C limit per socket. This and the Fudzilla slide led to assumptions that 32C would be 2 Zeppelins -> 16C/ZP assumed with 4 DDR channels per die.
SR die leaked and had 8C + 2x DDR4 PHY. Then Lisa held the "ZP" ES into the cameras. 8C SR called "ZP" -> cognitive dissonance.
Looking at the Fudzilla slide again I found the riddle's solution: The blue Zeppelin box are actually 2 boxes divided by an orange line, which stands for the data fabric. The same for the Greenland GPU. So that are 2 ZP dies! And 2 GPU dies (possibly some small Vega die with 1 HBM2 PHY).
4+ Teraflops, da sollte 2*P11 ja schon mehr bringen. Wenn das Vega sein soll, macht es da nicht mehr Sinn diesen zwischen P10 und P11 anzusiedeln?
Oder gibt es den später noch mit einer 8Core ZEN APU mit 1* HBM2? Also die Hälfte des obigen Bildes. Dürfte dann so <=1024 Shader haben.
Macht aber irgenwie keinen Sinn. Für aktuelle Tätigkeiten außer Zocken reicht eine native 4Core ZEN APU.
Zocken und VR fängt mit P10 erst an Spaß zu machen.
Das system auf obigem Bild ist wohl mehr für Workstations bzw. Server (Numbercruncher) gedacht.
Da wäre es Sinnvoller gleich den 16Core Server ZEN zu verwenden. Über die Data Fabric kann dann wahlweise auf einem Träger ein 32 Core SOC oder ein 16 Core + Greenland realisiert werden. Um die TDP nicht zu hoch zu treiben, dürfte Greenland etwas kleiner als P10 ausfallen.
Oder sind 4 Teraflops double precision gedacht? Dann könnte es Vega 10 sein, nur frage ich mich da, wie die TDP des Chips aussehen wird.
140W dürfte ja schon 16C ZEN alleine brauchen, wenn man den was aufdreht und 4 Teraflop double dürfte auch mit VEGA kaum unter 100W verschlingen.
Oder gibt es den später noch mit einer 8Core ZEN APU mit 1* HBM2? Also die Hälfte des obigen Bildes. Dürfte dann so <=1024 Shader haben.
Macht aber irgenwie keinen Sinn. Für aktuelle Tätigkeiten außer Zocken reicht eine native 4Core ZEN APU.
Zocken und VR fängt mit P10 erst an Spaß zu machen.
Das system auf obigem Bild ist wohl mehr für Workstations bzw. Server (Numbercruncher) gedacht.
Da wäre es Sinnvoller gleich den 16Core Server ZEN zu verwenden. Über die Data Fabric kann dann wahlweise auf einem Träger ein 32 Core SOC oder ein 16 Core + Greenland realisiert werden. Um die TDP nicht zu hoch zu treiben, dürfte Greenland etwas kleiner als P10 ausfallen.
Oder sind 4 Teraflops double precision gedacht? Dann könnte es Vega 10 sein, nur frage ich mich da, wie die TDP des Chips aussehen wird.
140W dürfte ja schon 16C ZEN alleine brauchen, wenn man den was aufdreht und 4 Teraflop double dürfte auch mit VEGA kaum unter 100W verschlingen.
Dresdenboy
Redaktion
☆☆☆☆☆☆
Ich denke mal, es wird ein Vega-Ableger einfach schon wegen HBM-Anbindung u. double precision performance. Apropos: Da steht auch nicht, ob DP oder SP TFLOPS. Erstere interessieren in dem Markt eher.
Aber wir haben hier ja auch schon bzgl. Interposer/MCM spekuliert, ob es nicht einfach mehr von den 8C Dies sind. Dann passt es auch mit den Mem Channels, spart Entwicklungs-/Herstellungs-Kosten, erlaubt besseres Binning...
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
@Dresdenboy:
Ja das Bildchen mit Zeppelin und der Name hatten mich auch gestört. 2 Dies könnten es natürlich sein, wobei dann wieder die Frage aufkommt, ob die Cern Info nicht doch falsch war und AMD nur 8core-Dies fabriziert. Entweder das, oder der 16core kommt in Intelmanier erst 1 Jahr später. Würde schon allein aufgrund der Prozessqualität Sinn machen. Außerdem kann man dann Intel-untypisch auch gleich Zen_v2-Cores verbauen.
@amdfanuwe: TDP ist kein Problem, für so nen Serverchip muss man sich dann halt nur jeweils die allerbesten Dies aussuchen. Von Bulldozer gabs z.B. auch low-power Opterons mit 25W. Mit Zen dürfte das Dank 14nm Finfet und der besseren Architektur mit all den Sensoren noch besser funktionieren, sieht man ja auch schon an der Excavator-Architektur was man da am Core selbst noch alles rausholen konnte. Stell Dir sowas mal mit ner noch sparsameren Architektur vor, die Zen zweifelsohne werden wird ...
Ja das Bildchen mit Zeppelin und der Name hatten mich auch gestört. 2 Dies könnten es natürlich sein, wobei dann wieder die Frage aufkommt, ob die Cern Info nicht doch falsch war und AMD nur 8core-Dies fabriziert. Entweder das, oder der 16core kommt in Intelmanier erst 1 Jahr später. Würde schon allein aufgrund der Prozessqualität Sinn machen. Außerdem kann man dann Intel-untypisch auch gleich Zen_v2-Cores verbauen.
@amdfanuwe: TDP ist kein Problem, für so nen Serverchip muss man sich dann halt nur jeweils die allerbesten Dies aussuchen. Von Bulldozer gabs z.B. auch low-power Opterons mit 25W. Mit Zen dürfte das Dank 14nm Finfet und der besseren Architektur mit all den Sensoren noch besser funktionieren, sieht man ja auch schon an der Excavator-Architektur was man da am Core selbst noch alles rausholen konnte. Stell Dir sowas mal mit ner noch sparsameren Architektur vor, die Zen zweifelsohne werden wird ...
Zwei 8er könnte man zusammenkleben, aber wenn man einen nativen 16c macht, kann man da auch gleich L3-Cache mit draufbauen, das ist evtl. sinnvoller. So eine Wahnsinns-Diefläche ergibt das ja auch noch nicht. Da könnte man auch weitere Serverfeatures gleich mit draufpacken, z.B. dickes I/O, irgendwelche Managementgeschichten usw.
Bei zwei eingezeichneten HBM-Stacks, was ja wohl HBM2 sein wird, wenn der Chip erst in noch nicht mal absehbarer Zukunft kommen soll, ergibt sich eine Bandbreite, die ungefähr im Bereich von Fiji liegt. Also kann man wohl auch davon ausgehen, daß es ungefähr auch ein ähnlich starker Chip sein wird. Fiji ließ sich auf 175 W drücken (Nano), ersetzt man die GPU durch eine gleichstarke in 14FF, dann ergibt das ungefähr die halbe Abwärme. Also sagen wir mal, mit etwa 80-100 W käme man wohl hin.
Insgesamt mit 16c-CPU sind es also ca. 150-200 W wenigstens, noch weniger wäre wohl nicht so effektiv. So eine TDP ist aber problemlos machbar, auch mehr, man muß es nur spezifizieren. Wichtig ist im Großrechner letztlich ja nur, möglichst viele TFLOPS pro Watt zu erzielen, ob ich dann einen Sockel mit 300 W oder vier mit je 75 W habe, ist egal.
Bei zwei eingezeichneten HBM-Stacks, was ja wohl HBM2 sein wird, wenn der Chip erst in noch nicht mal absehbarer Zukunft kommen soll, ergibt sich eine Bandbreite, die ungefähr im Bereich von Fiji liegt. Also kann man wohl auch davon ausgehen, daß es ungefähr auch ein ähnlich starker Chip sein wird. Fiji ließ sich auf 175 W drücken (Nano), ersetzt man die GPU durch eine gleichstarke in 14FF, dann ergibt das ungefähr die halbe Abwärme. Also sagen wir mal, mit etwa 80-100 W käme man wohl hin.
Insgesamt mit 16c-CPU sind es also ca. 150-200 W wenigstens, noch weniger wäre wohl nicht so effektiv. So eine TDP ist aber problemlos machbar, auch mehr, man muß es nur spezifizieren. Wichtig ist im Großrechner letztlich ja nur, möglichst viele TFLOPS pro Watt zu erzielen, ob ich dann einen Sockel mit 300 W oder vier mit je 75 W habe, ist egal.
Data Fabric.
Und Greenland/Vega auch mit Data Fabric dürfte vornehmlich für den Serverbereich gedacht sein. Dann würde AMD mit obigem MCM den Servermarkt angreifen, in dem aktuell noch dicke diskrete GPUs verbaut werden.
Mal gespannt, ob Polaris ähnlich Maxwell rein auf Gaming setzt.
Dann sähe das AMD Portfolio 2017 wohl so aus:
Bei Bedarf extra Die: ZEN APU 2 Core für Embedded, Kiosk, Thin Clients, günstige Notebooks...
Low End Desktop, Notebooks: ZEN APU 4Core, Athlon 4Core + Polaris
Desktop Zocker: ZEN 8Core + Polaris/Vega dGPU
Server ZEN 16Core + Greenland MCM
Server ZEN 2*16Core MCM + Vega dGPU
Auf Fuddi wird über einen 32 Core Zen berichtet/spekuliert.
http://www.fudzilla.com/news/processors/40888-amd-naples-zen-has-32-cores
Wenn es stimmt was dort steht ist das doch mal ein interessantes Teil. 8 Speicherkanäle, 64 MB L3 cache, 128 Lanes für PCIe, support up to 32 SATA, support for 16x10GbE ..
http://www.fudzilla.com/news/processors/40888-amd-naples-zen-has-32-cores
Wenn es stimmt was dort steht ist das doch mal ein interessantes Teil. 8 Speicherkanäle, 64 MB L3 cache, 128 Lanes für PCIe, support up to 32 SATA, support for 16x10GbE ..
Stefan Payne
Grand Admiral Special
...und mehrere Tausend Euronen pro Package 
Complicated
Grand Admiral Special
Also die Marketingvideos für Zen sehen mal gut aus - Doom auf Zen im AMD Testlab:
http://www.pcgameshardware.de/AMD-Zen-Codename-261795/Videos/Doom-Summit-Ridge-1198481/
http://www.pcgameshardware.de/AMD-Zen-Codename-261795/Videos/Doom-Summit-Ridge-1198481/
