AMD Zen - 14nm, 8 Kerne, 95W TDP & DDR4?

[miriquidi]

Ich meinte nicht die Frage, ob man nun 128 Bit SSE-FPU-Einheiten oder 256 Bit AVX-FPU-Einheiten verbaut.
Eher die generelle Frage, warum Intel Ganzzahl- und Gleitkommainstruktionen an den gleichen Ports hängen hat, AMD hingegen wie schon immer getrennte Ausführungsresource für Integers und Floats nutzt. Beides wird sicher Vor- und Nachteile haben.

 

[Opteron]

Ich meinte nicht die Frage, ob man nun 128 Bit SSE-FPU-Einheiten oder 256 Bit AVX-FPU-Einheiten verbaut.
Eher die generelle Frage, warum Intel Ganzzahl- und Gleitkommainstruktionen an den gleichen Ports hängen hat, AMD hingegen wie schon immer getrennte Ausführungsresource für Integers und Floats nutzt. Beides wird sicher Vor- und Nachteile haben.

Naja, das ist doch beantwortet, Intel machts, da sie sich so "billig" die 256bit leisten können und sie mangels guter GPU die 256bit auch brauchen.
Ansonsten meinte mal ein vermeintlicher Entwickler in nem Forum, dass die Komplexität eines Scheduler mit jedem zusätzliche Port exponentiell anwüchse. Das wäre dann wohl der Grund fürs ursprüngliche Port Sharing im PentiumPro. Die Designalternative dazu sind eben getrennte INT/FP-Scheduler.

Nachdem Intel nun damit angefangen hatte, machen sie halt damit weiter. Bei AMD ists ähnlich, die fangen zwar neu an, aber bei den Ausführungseinheiten scheint man auch die aus dem Regal zu nehmen. Alles andere wäre halt auch ein immenser Debug- und Testaufwand. Man kann das Rad nicht immer neu erfinden.

 

[drSeehas]

... scheint man auch die aus dem Regal zu nehmen. ...

Wobei ich das Gefühl habe, dass AMD eine größere Auswahl im Regal hat.

 

[Opteron]

Wobei ich das Gefühl habe, dass AMD eine größere Auswahl im Regal hat.

An Perf/Watt-Optimierten Designs eher nicht ..

 

[hot]

Da die CPU sehr sicher in 2012 konzeptioniert wurde ist der Vergleich mit Haswell schonmal sowieso idiotisch. Objektiv müsste man als Presse sagen, dass AMD hier einen ähnlichen Weg wie Intel bei Haswell geht, das gibt aber leider weniger Klicks (das ist zwar immer noch falsch, aber wenigstens Neutral).
Besser wäre, dass AMD jetzt einen ähnlichen Weg geht, den Intel seit Bloomfield eingeschlagen hat.

@Opteron: Toller Senf.
Man sollte sich bei all dem Fragen, warum Intel denn weniger, jedoch gemeinsam genutzte Ports für Ganzzahl- und Fließkommaoperationen nutzt? Das Geld die Entscheidung über den Haufen zu werfen und neu zu starten, haben sie. Sie tun es aber nicht. Warum?


Dergleichen Benchmarks interessieren mich schon länger. Wo gibt's dazu einen Artikel?

Man kann mit Geld keine Zeit kaufen.


Bezüglich AVX256 muss man bitte auch bedenken, dass die Intels massiv die Taktraten senken, weil die TDP dabei erreicht wird. Sowas kann bei AMDs Designentscheidung diesbezüglich ebenfalls eingeflossen sein.

 

[LoRDxRaVeN]

Falls AMDs ZEN-Kerne dann kleiner als Intels Kerne blieben und man das Ganze dann durch insgesamt mehr Kerne wieder ausgleichen könnte, also 8x128 Bit statt 4x256 Bit, hätte man am Ende eventuell nen kleinen Takt-Vorteil.

Irgendwo anders habe ich das auch schon (von dir?) gelesen, dass Zen-Kerne kleiner als "Intels Kerne" bleiben/werden (könnten). Was sind da die Hauptindizien dafür, für diese Vermutung?

LG

 

[gruffi]

Merci, aber beim FMA-Support wie besagt aufpassen, der wird die Rechenleistung vermutlich nicht steigern.

Schon klar. Mit FMA Support meinte ich auch lediglich, dass die Instruktionen unterstützt werden. Cat konnte dies ja leider nicht.

Ansonsten muss man beim Vergleich halt festlegen, was man vergleichen will: High-Level oder Low-Level. High-Level kann man schon Ähnlichkeiten ausmachen, z.B. dass AMD jetzt auch auf 4fach superskalar mit SMT - also wie Intel - umschwenkt. Erst im Detail, also low-level, zeigen sich dann halt deutliche Unterschiede.

Kein Thema, wenn es so auf Golem geschrieben worden wäre. Nur war das halt nicht der Fall. Da stehen Sachen wie "könnte Ideen der neuen Skylake-Architektur aufgreifen". Mit keinem Wort wird aber erläutert, was das denn konkret für Ideen sein sollen. Und das finde ich halt recht fadenscheinig.

--- Update ---

Irgendwo anders habe ich das auch schon (von dir?) gelesen, dass Zen-Kerne kleiner als "Intels Kerne" bleiben/werden (könnten).

Nun ja, das mit dem bleiben und werden ist so eine Sache. Wenn man das Bulldozer Modul als eigentlichen Kern betrachtet, so war der schon nicht sehr klein und ähnlich gross bzw sogar geringfügig grösser in 32nm (Bulldozer vs Sandy Bridge). K10 davor war allerdings deutlich kleiner (weniger als 2/3 der Fläche in 32nm). Wie gross Zen in 14nm wird, lässt sich im Moment schwer beurteilen. Grob kalkuliert wird er wohl irgendwas zwischen 5 und 10 mm² brauchen. Intels Kern ist in 14nm allerdings auch nicht mehr so gross. Der Broadwell Kern braucht weniger als 10 mm².

 

[Opteron]

Irgendwo anders habe ich das auch schon (von dir?) gelesen, dass Zen-Kerne kleiner als "Intels Kerne" bleiben/werden (könnten). Was sind da die Hauptindizien dafür, für diese Vermutung?

Aktuell schlicht die anscheinende Cat-FPU und die INT-Einheiten ohne AGLUs, womit das vermutlich auch Cat-ALUs sein dürften.
Dann gibts da noch den Faktor AMDs HDLibs und die Einträge über 32 kB L1-Cache.

Geht man mal grob davon aus, dass Zen ein doppelter Cat mit gleichbleibenden Cache wird, dann wären das in 28nm kleine 6,2 mm² und das wäre schon mit 2x2x32 kB Cache nicht mit 2x32 mit denen Zen eventuell kommt. Für die 64 kB Differenz kann man sicher SMT und dicke Pufferstufen ins Design einbauen.

Oder anders:
Hier hatten wir auch mal Jaguar mit nem BD-Modul verglichen:
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1361406159

Ergebnis war, dass die Größenordnung ungefähr gleich wäre, obwohl es 4 Kerne vs. 2 (1 Modul) steht. 4 Kerne sind dann natürlich auch flotter als ein BD-Modul, z.B. beim Cinebench.

Ein Athlon 5350 schafft Multicore einen Wert von 161 (http://www.planet3dnow.de/cms/9323-...5350-im-test/subpage-benchmark-cinebench-r15/)

Ein Steamroller-Modul nur 145 (http://www.planet3dnow.de/cms/14312-amd-a8-7650k-der-letzte-kaveri/subpage-benchmark-cinebench-r15/)

Da helfen auch die ~1,5 Ghz mehr des BD nichts. Ein Perf/Watt-Vergleich wäre natürlich noch desaströser...

Bekanntlich ist Perf/Watt für AMD aber das Wichtigste.. auch aus der Sicht würde es also sinnvoll sein, sich an Cat zu orientieren.

Schon klar. Mit FMA Support meinte ich auch lediglich, dass die Instruktionen unterstützt werden. Cat konnte dies ja leider nicht.

Gut, wollte nur sicherstellen, dass da kein Mitleser "FMA" hört und dann die supertolle Rechenleistung erwartet

Kein Thema, wenn es so auf Golem geschrieben worden wäre. Nur war das halt nicht der Fall. Da stehen Sachen wie "könnte Ideen der neuen Skylake-Architektur aufgreifen". Mit keinem Wort wird aber erläutert, was das denn konkret für Ideen sein sollen. Und das finde ich halt recht fadenscheinig.

Hmm ok, hast auch wieder recht, da hätte man dann explizit aufs 4fach Superskalar verweisen müssen, ansonsten ist es doch zu undeutlich. Fiel mir anfangs nicht auf. Ich setzte halt unbewusst voraus, dass er sich aufs high-level Design bezog, denn im low-level Bereich machts ja überhaupt keinen Sinn... wer den Zusammenhang aber nicht weiss ...
Da muss man echt immer vom uninformiertesten Leser ausgehen

 

[cyrusNGC_224]

Das wird sicherlich auch ein Gedanken bei AMDs-Designentscheidung gewesen sein. Wozu brauchen sie ne superfette FPU, wenn der aktuelle Code sowieso nur 128-bittig ist, und immer mehr Superrechner (HPC) auf GPUs umsteigen? Gibt ja auch die Gerüchte um AMDs HPC-APU.

Aber ehe das flächendeckend möglich ist, dauert es noch Jahre. HSA braucht schon sehr lange. Und was ist mit dem Code, der sich nicht parallelisierbar zerlegen lässt?

Geht man mal grob davon aus, dass Zen ein doppelter Cat mit gleichbleibenden Cache wird, dann wären das in 28nm kleine 6,2 mm² und das wäre schon mit 2x2x32 kB Cache nicht mit 2x32 mit denen Zen eventuell kommt. Für die 64 kB Differenz kann man sicher SMT und dicke Pufferstufen ins Design einbauen.
[...]
Da helfen auch die ~1,5 Ghz mehr des BD nichts. Ein Perf/Watt-Vergleich wäre natürlich noch desaströser...

Bekanntlich ist Perf/Watt für AMD aber das Wichtigste.. auch aus der Sicht würde es also sinnvoll sein, sich an Cat zu orientieren.

Und deshalb braucht mal wohl gar nicht so sehr um den Tod der Katzenkerne klagen, weil sie somit gar nicht gestorben sind

 

[gruffi]

Hmm ok, hast auch wieder recht, da hätte man dann explizit aufs 4fach Superskalar verweisen müssen

Selbst sowas wäre nicht gerade zutreffend gewesen. Da steht ja explizit Skylake. 4-fach superskalar inklusive SMT ist Intels Architektur allerdings schon seit Nehalem.

Aber ehe das flächendeckend möglich ist, dauert es noch Jahre. HSA braucht schon sehr lange.

AVX/FMA allerdings auch.

Und was ist mit dem Code, der sich nicht parallelisierbar zerlegen lässt?

Ich würde sagen, der braucht auch keine fette FPU.

 

[Dresdenboy]

Und deshalb braucht mal wohl gar nicht so sehr um den Tod der Katzenkerne klagen, weil sie somit gar nicht gestorben sind

Waren das sieben oder neun Leben, die eine Katze sagengemäß besitzt?

 

[Complicated]

Das ändert nichts an meiner Frage zur Reaktion.
Die Formulierung suggeriert nunmal an diversen Stellen das man von Intel abgekopfert hat ohne dabei auf AMDs bisherige Architekturen einzugehen und das fängt bereits bei der Überschrift und dem einleitenden Satz an. Es wurde einfach an zu vielen Stellen oberflächlich und einseitig betrachtet.

Ebenfalls /Sign

So, mein Senf dazu ist jetzt auch fertig

http://www.planet3dnow.de/cms/20255-analyse-der-vermuteten-zen-architektur/

Top aufgearbeitet

 

[Unbekannter Krieger]

Waren das sieben oder neun Leben, die eine Katze sagengemäß besitzt?

Gibt es dazu eine Sage oder Sagen?
Punkt 4: https://de.wikipedia.org/wiki/Hauskatze#Sonstiges

 

[Nakai]

Waren das sieben oder neun Leben, die eine Katze sagengemäß besitzt?

Es ist auf jedenfall sehr interessant, dass nach Kabini nur ein optimierter Beema gekommen ist. Ich hatte damals schon den Gedanken, dass die Katzenentwicklung abgebrochen wurde. Mittlerweile hat es sich gezeigt, dass die Katzen-Entwickler wohl zum Zen-Projekt abgewandert sind.
Die Carrizo-Entwickler wurde wohl auch etwas ausgedünnt, bzw. es gab weniger architekturelle Unterschiede, sondern eher im Fertigungsprozess(HD-Libs), ebenso wurde das derzeitige Know-How und die derzeitige Technologie inkludiert.

Oder anders:
Hier hatten wir auch mal Jaguar mit nem BD-Modul verglichen:

Ergebnis war, dass die Größenordnung ungefähr gleich wäre, obwohl es 4 Kerne vs. 2 (1 Modul) steht. 4 Kerne sind dann natürlich auch flotter als ein BD-Modul, z.B. beim Cinebench.

Damals sah ich BD noch sehr interessant an. Mittlerweile finde ich das CMT-Design sehr nachteilig. Es benötigt wohl etwas mehr Ressourcen oder sogar Logik, um diesen Modul-Split zu implementieren. Dennoch hat es AMD sicherlich gute Erfahrungen ermöglicht, vor allem auch im Bezug zu SMT. Die gesharte FPU war ja, mehr oder weniger, SMT-fähig.

Wie kommt ihr zu dem Schluss, dass die FPU eine erweiterte Jaguar-FPU ist? Für mich sieht das mehr nach Bulldozer aus. Auch die LD/ST-Units haben für mich etwas mehr Ähnlichkeit mit Bulldozer, welche pro Kern 2x128Bit LD und 1x128Bit ST besitzen. Auch können beide AGUs bei Bulldozer LDs und STs durchführen, natürlich mit Einschränkungen der INT-Ports.

ZEN ist aber definitiv eher ein Hybrid aus Katze und Planierraupe.


Wie genau, wird sich zeigen.^^

 

[Opteron]

Damals sah ich BD noch sehr interessant an. Mittlerweile finde ich das CMT-Design sehr nachteilig. Es benötigt wohl etwas mehr Ressourcen oder sogar Logik, um diesen Modul-Split zu implementieren.

Naja, auf dem Papier waren die 2way-Cluster ja ok, in der Realität dagegen war die IPC dagegen unter 1, d.h. die ALUs verhungerten. An was es genau lag ... kleine Caches/schlechte Sprungvorhersage etc. pp .. keine Ahnung. CMT mit Intel-Pipelines wäre sicherlich anders gelaufen
Und zusätzliches SMT wär im BD wohl auch gut gelaufen - würde aber halt nichts an der IPC ändern.

Ein "Vorteil" war sicherlich auch der erzielbare hohe Takt, das lief gut auf 5 GHz, aber >200W sind aktuell halt auch nicht mehr zu rechtfertigen. Von daher muss(te) man in Richtung Katze gehen, die sind ja schön verbrauchsarm.

Wie kommt ihr zu dem Schluss, dass die FPU eine erweiterte Jaguar-FPU ist? Für mich sieht das mehr nach Bulldozer aus. Auch die LD/ST-Units haben für mich etwas mehr Ähnlichkeit mit Bulldozer, welche pro Kern 2x128Bit LD und 1x128Bit ST besitzen. Auch können beide AGUs bei Bulldozer LDs und STs durchführen, natürlich mit Einschränkungen der INT-Ports.

Siehe Artikel Seite 2:

Dresdenboy fielen auf den zweiten Blick hingegen die Wartezyklen der beiden Multiplikatoreinheiten auf. Laut den Einträgen in besagtem Codefragment können diese nur alle fünf Takte Befehle entgegennehmen. Ein einzelner Adder wäre rechnerisch also genug, um im Schnitt alle 2,5 Takte ein Add-Ergebnis zur FMA-Berechnung zur Verfügung zu stellen:
<Bild>
Sollte sich dieser Umstand bewahrheiten, kann man gleichwohl auch weitere Schlussfolgerungen ziehen: Seit dem K7 waren AMDs FPUs immer „pipelined”, d.h. sie konnten die Befehle wie am Fließband abarbeiten, mitunter also jeden Takt Befehle entgegennehmen. Nur die kleine FPU der Puma-Kerne war nicht pipelined. Der Code könnte also ein Indiz dafür sein, dass sich AMD im Falle von Zens Ausführungseinheiten im Cat-Regal bedient hat.

LD/STr wird von BD sein, seh ich auch so.

 

[sompe]

Ich vermute ja immernoch das die Aufteilung sehr schädlich für das Cache System war weil einfach zu viel Verwaltungsaufwand nötig wurde oder man deshalb faule Kompromisse eingehen mußte.
War es nicht so das beim ersten Bulli der L1 in einem eher ungünstigen Modus lief und der Durchsatz entsprechend schlecht war?
Von meinen damaligen Cache Experimenten mit dem K6 (war damals im BIOS abschaltbar) blieb mir dessen Einfluß auf die Performance sehr deutlich in Erinnerung. Beim Abschalten des L2 auf dem Board verlor der gute 20/30% Leistung aber beim Abschalten des L1 field er auf 486er Niveau zurück.

 

[Nakai]

Naja, auf dem Papier waren die 2way-Cluster ja ok, in der Realität dagegen war die IPC dagegen unter 1, d.h. die ALUs verhungerten. An was es genau lag ... kleine Caches/schlechte Sprungvorhersage etc. pp .. keine Ahnung. CMT mit Intel-Pipelines wäre sicherlich anders gelaufen
Und zusätzliches SMT wär im BD wohl auch gut gelaufen - würde aber halt nichts an der IPC ändern.

Ein "Vorteil" war sicherlich auch der erzielbare hohe Takt, das lief gut auf 5 GHz, aber >200W sind aktuell halt auch nicht mehr zu rechtfertigen. Von daher muss(te) man in Richtung Katze gehen, die sind ja schön verbrauchsarm.


Siehe Artikel Seite 2:


LD/STr wird von BD sein, seh ich auch so.

Dann ist Zen etwas anderes.
Wildkatze auf Steroide.

Es macht Sinn, Zen muss ein Allrounder sein und hohe Performance wird nicht mehr so gefragt sein. Niedriger Energieverbrauch, gute Skalierbarkeit(Takt und Kerne), viele Designs, etc. Zen wird im Vergleich zu Intel kein IPC Monster, aber ordentliche IPC. Ausreichend für SemiCustom, neue Konsolen, IoT und Notebooks.

 

[Opteron]

Es macht Sinn, Zen muss ein Allrounder sein und hohe Performance wird nicht mehr so gefragt sein. Niedriger Energieverbrauch, gute Skalierbarkeit(Takt und Kerne), viele Designs, etc. Zen wird im Vergleich zu Intel kein IPC Monster, aber ordentliche IPC. Ausreichend für SemiCustom, neue Konsolen, IoT und Notebooks.

Naja IoT wohl eher nicht, dafür reicht ja ein Winz-ARM Kern.

Zum Thema Steroide: Naja wird halt ne Art Doppel-Katze mit 2 Threads sein. Anstatt zwei 2way Katzenkerne halt 1x4way, dafür mit 2fach-SMT. 2 Threads braucht man auch bei den kleinen Sachen (außer IoT ^^), also 2 Katzen zusammenkopieren, interne Puffer und Caches optimieren und ziemlich Viele sollten damit zufrieden sein (zumindest mehr, als bei Bulldozer )

 

[Cappuandy]

.. und ziemlich Viele sollten damit zufrieden sein...

Ich wäre ja schonmal zufrieden wenn tatsächliche Fakten / Details um Sockel u. Modelnamen usw. verfügbar wären..
Dieses Gerüchtgekoche / Interpretieren ist nicht so meins..

 

[Nakai]

Naja IoT wohl eher nicht, dafür reicht ja ein Winz-ARM Kern.

Zum Thema Steroide: Naja wird halt ne Art Doppel-Katze mit 2 Threads sein. Anstatt zwei 2way Katzenkerne halt 1x4way, dafür mit 2fach-SMT. 2 Threads braucht man auch bei den kleinen Sachen (außer IoT ^^), also 2 Katzen zusammenkopieren, interne Puffer und Caches optimieren und ziemlich Viele sollten damit zufrieden sein (zumindest mehr, als bei Bulldozer )

Mit IOT meinte ich eher kleine Modelle. Zen wird von 2 bis 16 Kerne wohl problemlos skalieren, ähnlich Jaguar. Zen hat genug Performance bzgl Spielkonsolen und jeglichen Semicustom-Chips. Das ist AMDs Strategie, einen Kern für alles. Skalierbar, Klein, Billig, aber genug Performance. Das Ding wird ziemlich lustig, ich frei mich. Es wird kein Skylake oder sonstwas bzgl Intel Konkurrent. Aber Performance/Kosten sollte ziemlich nett werden.^^

 

[Ge0rgy]

Naja IoT wohl eher nicht, dafür reicht ja ein Winz-ARM Kern.

Zum Thema Steroide: Naja wird halt ne Art Doppel-Katze mit 2 Threads sein. Anstatt zwei 2way Katzenkerne halt 1x4way, dafür mit 2fach-SMT. 2 Threads braucht man auch bei den kleinen Sachen (außer IoT ^^), also 2 Katzen zusammenkopieren, interne Puffer und Caches optimieren und ziemlich Viele sollten damit zufrieden sein (zumindest mehr, als bei Bulldozer )

Mit der Kraft der 2 Katzen...

CMT in BD war ein interessanter Ansatz aber IMHO nur halbherzig implementiert. Für mich sieht das so aus als ob derjenige der sich das initial ausgedacht hat, damit flexibilität ermöglichen Wollte in Sachen Scout-threads, umgekehrtes Hyperthreading und/oder trace-cache, das hätte zumindest den Frontend-Flaschenhals ein wenig gelockert.
Ob das Write-through - Cache design des L1 bei BD als optimal anzusehen ist darf auch bezweifelt werden. Dennoch ist meiner Mienung nach nicht CMT als solches BDs problem, sondern eher eine Kumulation von ungünstigen faktoren. DFie Fertigung hat sich nicht so weiterentwickelt wie man sich das wohl inital erhoffte + irgendwie scheinen die Leute mit der Fähigkeit aus BD was anständiges zu machen, aus der Firma verschwunden zu sein bevor es interessant wurde.
Das ist aber zugegebenermaßden nur eine wilde Theorie von mir. Denn ich bin nach wie vor nicht der Meinung dass bei AMD nur Masochisten oder Vollpfosten arbeiten. - Ergo muss es einen nachvollziehbaren Grund gegeben haben, auch wenn wir den wohl nie offiziell erfahren werden.
Gar so furchtbar ist BD allerdings auch nicht. Ich schreibe hier von einem Richland aus, der meine Entwicklermaschine darstellt. Zuhause laufen vierlingskatzen im HTPC und ein FX 8370E - und dennoch schaue ich nicht vor Neid erblassend auf die Core I-gitt - Besitzer

Zen wird auf jeden Fall auch ein sehr interessantes Projekt, auch wennn ich nicht der Meinung bin dass er die Marktsituation deutlich zu verändern vermag. Ich lasse mich gerne eines Besseren belehren...

Soviel zum Feierabend

--- Update ---

AMDs Strategie, einen Kern für alles....

One Core to rule them all....

 

[Opteron]

Mit IOT meinte ich eher kleine Modelle. Zen wird von 2 bis 16 Kerne wohl problemlos skalieren, ähnlich Jaguar. Zen hat genug Performance bzgl Spielkonsolen und jeglichen Semicustom-Chips. Das ist AMDs Strategie, einen Kern für alles. Skalierbar, Klein, Billig, aber genug Performance. Das Ding wird ziemlich lustig, ich frei mich. Es wird kein Skylake oder sonstwas bzgl Intel Konkurrent. Aber Performance/Kosten sollte ziemlich nett werden.^^

Naja .. eher nicht, IoT ist noch kleiner als "klein". Das meint ja "Internet of Things" und damit sind CPUs für Dinge gemeint, z.B. ne Kaffeemaschine oder der Kühlschrank. Das ist was für low-low-low-End-Teile mit ner TDP im Milliwattbereich. Selbst die alten Katzen wären zu schade für sowas gewesen.

Für kleine Notebooks oder so kann man natürlich nen Zen nehmen, klar das ging und das wird AMD sicherlich auch machen. Der Dualcore wird dann halt sowas wie Intels i3 und mit 4 Threads der Quad-Katzennachfolger.

Intel-Konkurrenz .. hmm .. in der IPC nicht, aber beim Durchsatz - insbesondere mit SSE-Code- könnte es interessant werden.

 

[sompe]

@Ge0rgy
Wenn ich daran denke wie lange es vor dem Bulli die anti HT Gerüchte gab und der Aufbau der Module vielleicht deren Grundlage war....
Ich gehe mal davon aus das man sich bei der Entwicklung ganz einfach in den Server Markt verrannt und die Anforderungen des Desktop Marktes aus den Augen verloren hatte. Ein Eindruck den ich schon seit dem ersten Phenom habe.

 

[scfscf]

AMD hat gesagt dass sie nicht in IoT investieren wollen.

 

[Nakai]

Naja .. eher nicht, IoT ist noch kleiner als "klein". Das meint ja "Internet of Things" und damit sind CPUs für Dinge gemeint, z.B. ne Kaffeemaschine oder der Kühlschrank. Das ist was für low-low-low-End-Teile mit ner TDP im Milliwattbereich. Selbst die alten Katzen wären zu schade für sowas gewesen.

Für kleine Notebooks oder so kann man natürlich nen Zen nehmen, klar das ging und das wird AMD sicherlich auch machen. Der Dualcore wird dann halt sowas wie Intels i3 und mit 4 Threads der Quad-Katzennachfolger.

Intel-Konkurrenz .. hmm .. in der IPC nicht, aber beim Durchsatz - insbesondere mit SSE-Code- könnte es interessant werden.

Jaja, ich gebs zu...das war Bockmist mit IOT.

Jedenfalls muss man das auch so sehen. AMD kann keine zwei x86-Mikroarchitekturen parallel halten, also alles auf ein Pferd setzen. Zen muss soviele Segmente, die AMD interessieren könnte, abdecken, wie nur möglich. Das muss von Server bis hin zu Subnotebooks alles sein. Darüber und darunter bräuchte man eine andere Mikroarchitektur. SSE-Durchsatz könnte tatsächlich ganz nett werden, und mit 4 ALUs und 2 keinen so schwachen AGUs(mit genug Bandbreite dahinter: 256Bit Read; 128Bit Write) sollte man schon konkurrenzfähig sein. Im HPC-Sektor wird es schwieriger, da hätte man schon eher Faktor 2 an Bandbreite benötigt und einen zusätzlichen AGU-Port wäre nett gewesen. Diesen Bereich deckt man eher mit GPGPUs ab. Außerdem wäre eine HPC-Architektur schon ziemlich aufwendig. Intel hat ja ihre EP- und Xeon Phi-Serie dementsprechend aufgebaut.

Zen wird keine Bäume ausreissen, aber ein ziemlich fetter Schritt gegenüber Bulldozer werden.