AMD Zen - 14nm, 8 Kerne, 95W TDP & DDR4?

@Ge0rgy
Wenn ich daran denke wie lange es vor dem Bulli die anti HT Gerüchte gab und der Aufbau der Module vielleicht deren Grundlage war....
Ich gehe mal davon aus das man sich bei der Entwicklung ganz einfach in den Server Markt verrannt und die Anforderungen des Desktop Marktes aus den Augen verloren hatte. Ein Eindruck den ich schon seit dem ersten Phenom habe.

Möglich ist alles. Meine Argumentation basiert halt darauf dass man bisher nichts CMT-Artiges hatte, und nun auch wieder zurückgeht zu den CMT-Losen Designs. Es muss einen Grund dafür gegeben haben, sich auf das "Experiment" einzulassen, wo es ja schon einige deutliche Unterscheide gab zu einem regulären Kern. Und dass so ein Modul im Falle von 1 Thread eher sub-optimal ist, war nun auch im Vorfeld nicht allzu schwer zu eruieren. Es liegen ja 50% der Ausführungs-Ressourcen brach. Eigentlich macht man als Ingineur keinen solchen Blödsinn, es sei denn man verspricht sich davon einen anderweitigen Vorteil. Durch die Modulbauweise hätte man sich manches vorstellen können, vom Power-Gaten einzelner Int-Cores, bis hin zu heterogenen Chips, die GPU-CUs mitten zwischen die Int-Codes zu kleben. Oder einen Int-Kern durch etwas komplett anderes zu ersetzen, einen Spezialchip zur Crypto-Berechnung oder sonstwas. *noahnung* Wie gesagt, alles wilde Spekulation, dennoch glaube ich einfach nicht dass AMD Azubis CPUs designen lässt.
 
Diese Idee existierte schon seit 2001. Damals war es keine gute Idee, weil der Comsumer-Code mit Multithreading nix anfangen konnte und 2011 war es keine gute Idee, weil Mehrkerner mit effizienten Verbindungen ja problemlos auch so möglich sind - es war also nie ne gute Idee. Aber die Führung von AMD hat sich von 2001 bis 2010 in diese Idee total verrannt und musste gehen, als klar war, dass das nix wird. Da war der Zeitpunkt für einen echten Neustart gekommen und das Ergebnis bekommen wir ja nächstes Jahr.
Was mir daran rätstelhaft vorkommt ist, dass man spätestens nach dem K9-Desaster, als klar war, dass der K8 noch länger durchhalten muss nicht begonnen hat ein echtes Nachfolgedesign für den K8 zu entwickeln anstatt mit dem K10 wieder CMT zu versuchen nur um zu sehen, dass man auf einen K8 on Steroids ausweichen muss, der auch noch desaströs startete.
 
@Ge0rgy
Problem dürfte wohl gewesen sein dass die Entwicklung einer neuen Architektur viel Zeit und Geld kostet. Das zusammen mit der von mir vermuteten Server/Workstation lastigen Ausrichtung führte dann zum bekannten Ergebnis. Wo in den professionellen Bereichen oftmals viele Threads gefragt sind ist selbiges für den Desktop Markt Gift. Vermutlich war es bei der Entwicklung des letztendlichen Prozessors schon absehbar dass die Architektur im Desktop Bereich aufgrund fehlenden Fortschritts beim Multithreadings ein Schuss in den Ofen wird nur was wäre die Alternative gewesen? Sie einzumotten und mit dem K10 weiter machen bis Jahre später eine neue Architektur fertig ist? Wohl eher weniger. ;)
Also macht man das Beste aus der Situation und versucht die Verlußte zu minimieren bis eine Nachfolgearchitektur bereit ist.
So interpretiere ich jedenfalls die fehlende Weiterentwicklung der 8 Kerner nachdem der erste K10 den Ruf im professionellen Bereich ruinierte und der große Erfolg auch weiterhin ausblieb. Im Desktop Bereich ging die Entwicklung bei den APUs schließlich weiter.

--- Update ---

@hot
Nein, 2011 war es exakt aus dem gleichen Grund wie 2001 keine gute Idee denn die Multicore Unterstützung war kaum weiter als damals.
Solange die Einzelkern Leistung die letztendliche Leistung bestimmt sind zusätzliche Kerne (egal ob physisch oder virtuell) absolut Nutzlos für die Performance der jeweiligen Programme.
 
2011 waren 2 Kerne schon wichtig und 4 Threads optional, mehr war Luxus. Heute werden 4 Kerne wichtig und mehr optional. Trotzdem stimmt das, 4 echte Kerne wären 1000x besser gewesen als 4 2er Module.
Bis zum K8 x2 hat AMD alles richtig gemacht, ab da wär eine neue µArchitektur mit wenigen starken Kernen nötig gewesen, damit wär man garantiert konkurrenzfähig geblieben, da Intel ja noch den Nachteil des FSB für einige Zeit hatte.
K8 -> K8 X2 -> K9 (fiktiv, nicht CMT) X2 -> K9 X4 -> aufgebohrtes Design.
Die Realität sah anders aus
K8 -> K9 CMT -> K8 X2 -> K10 CMT -> K8 128Bit X4 -> 45nm BD -> 32nm BD
 
Zuletzt bearbeitet:
Das mit den Doppelkernern habe ich aber komplett anders in Erinnerung denn damals wurden gerade die Doppelkerner (was lt. Wikipedia die K9 waren) als ach so überflüssig bezeichnet weil die höher getakteten Singlecores in Spielen fast immer schneller waren und auch sonst kaum ein Programm in Benchmarks davon profitierte, gerade weil der zweite Kern nicht genutzt wurde. Im Grunde genommen hat sich daran bis heute nicht viel geändert denn die Bereiche die damals von mehr als einem Kern profitierten können auch heute die Prozessoren halbwegs auslasten.
Das zog sich bis zum Phenom (K10) hin und erst da fingen die meisten Spiele erst an einen zweiten Kern zu nutzen. Genau an der Stelle frage ich mich wo es in deiner Realität einen K9 oder einen K10 mit CMT gegeben haben soll.
 
Zuletzt bearbeitet:
Das K10 CMT ist falsch, denke ich. K10 waren ja die Phenoms und die hatten kein CMT.
Aber der K9 war tatsächlich als massive parralell arbeitende CPU geplant, siehe englische Wikipedia:
https://en.wikipedia.org/wiki/AMD_K9
The existence of a massively parallel CPU design concept for heavily multi threaded applications has also been revealed, as a planned successor to K8. This was reportedly canceled in the conceptualization phase, after about 6 months' work.
Ob diese geplante CPU CMT hatte weiß ich nicht, aber mag so sein.
Erst nachdem dieser K9 verworfen wurde, hat man den K8 X2 aufgesetzt und später als K9 bezeichnet.

Also quasi so:
K8 -> K9 CMT -> K8 X2 -> K10 -> K8 128Bit X4 -> 45nm BD -> 32nm BD
 
Ich gehe mal davon aus dass das was dieser K9 gewesen wäre später zum Bulli wurde denn dann wäre er auch von der Einzelkern Leistung her vollkommen OK gewesen.
Angesichts der Verlußtleistung des ersten FX und dessen Größe gehe ich aber mal davon aus das die Fertigungstechnologie noch nicht reif genug war. Der K10 wäre dann also nur Plan B gewesen damit Plan A weiter reifen kann. Mal ehrlich....viel mehr als ein aufgebohrter K8 ist der K10 in meinen Augen auch nicht und angesichts des Debakels beim ersten Phenom scheint auch einiges an Test- und Entwicklungszeit gefehlt zu haben denn der Bug wurde ja relativ schnell gefixt.
Mit 45nm könnte ich mir ein 4 kerniges CMT Design als Nachfolger für den K8 durchaus vorstellen.
 
Zuletzt bearbeitet:
Das K10 CMT ist falsch, denke ich. K10 waren ja die Phenoms und die hatten kein CMT.
Aber der K9 war tatsächlich als massive parralell arbeitende CPU geplant, siehe englische Wikipedia:
https://en.wikipedia.org/wiki/AMD_K9
The existence of a massively parallel CPU design concept for heavily multi threaded applications has also been revealed, as a planned successor to K8. This was reportedly canceled in the conceptualization phase, after about 6 months' work.
Ob diese geplante CPU CMT hatte weiß ich nicht, aber mag so sein.
Erst nachdem dieser K9 verworfen wurde, hat man den K8 X2 aufgesetzt und später als K9 bezeichnet.

Also quasi so:
K8 -> K9 CMT -> K8 X2 -> K10 -> K8 128Bit X4 -> 45nm BD -> 32nm BD

http://www.chip-architect.com/news/2000_09_27_double_pumped_core.html

Damals noch bei chip-architect.
Sieht stark nach Bulldozer aus, bzw. eventuell war K9 das Vorgängerprojekt zu BD.
 
Bereits zu K7 Zeiten solche Modul Pläne, was hat man damals nur gedacht...
Es gab mal Spekulationen zu 2 Designs, K8 auf breite Basis und K8 mit Hochtakt Basis, wurde angeblich beides verworfen.
Der einzigste sinnvolle Weg ist ein breites Design mit hoher IPC + SMT, 4 ALUs + 2 AGUs ist der richtige Weg.
Kann mir vorstellen das man dann später nochmal die Caches verbessern wird und die FPUs noch breiter auslegen wird,
interessant wird erstmal die Kern Größe in 14/16nm, ich hoffe AMD spart nicht zu sehr ;)
 
Zuletzt bearbeitet:
mal ganz abseits der Zen Kerne..

Wie siehts nun mit den Chipsätzen aus ?
Wollte AMD da nochmal was eigenes machen o. stimmt meine Info weiterhin das diese von AsMedia kommen ?
Und vorallem was wird denn darin noch zu finden sein ???

Edit: oder wurde dies schon im Prognose Board v. AMD besprochen ???

Gruß
 
Zuletzt bearbeitet:
mal ganz abseits der Zen Kerne..

Wie siehts nun mit den Chipsätzen aus ?
Wollte AMD da nochmal was eigenes machen o. stimmt meine Info weiterhin das diese von AsMedia kommen ?
Und vorallem was wird denn darin noch zu finden sein ???

Edit: oder wurde dies schon im Prognose Board v. AMD besprochen ???

Naja, es wurde hier angeschnitten:
http://www.planet3dnow.de/cms/14970...chtes-high-end-oder-nur-neuer-namen-fuer-fm3/

Die Grafik zeigt ja schön was Sache ist. Die CPUs bekommen ne Art Mini-SB mit 2x SATA und 4x USB integriert. Wer mehr haben will, bekommt ne "Promontory" SB, vermutlich ist das das AsMedia-Teil.

Mal schauen, ob ein Hersteller billige High-End-Boards ohne SB bringt. 2xSata und 4xUSB könnten ja erstmal reichen und für den Notfall gäbs noch Steckkarten.

Mehr SATA-Plätze könnte man auch noch billig über SATA-Express auf Kosten von PCIe-Lanes zur Verfügung stellen. Stellt sich halt die Frage, wieviel Lanes der AM4-Sockel nun bekommt... aber wenn die 4 Lanes für die SB frei wären, wären das wohl schon 2 zusätzliche Sata-Express-Ports, sollte dann eigentlich reichen.
 
Danke Opteron.. *great*

Nun, da es ja wohl nur ne Skizze ist u. irgendwo (Chin. Webpage) ausgegraben wurde.. scheint das denn schon fix zu sein o. ist das auch noch offen ?
Gibts seit dem schon was aktuelleres.. ?
Nö, seitdem gibts nix, das hätt ich Dir ja gesagt ;)
Was halt auffallend ist, ist die Tatsache, dass die Leaks um die Zeit rauskamen, als bzw. nachdem der FM3 zum AM4 mutierte.
Kann also gut sein, dass die Pläne geändert wurden (Lisa Su wurde ja CEO) und die Leak-Leute keinen Skrupel mehr hatten die veralteten Folien unters Volk zu bringen.

Aber: Den Sockel kann man ändern, das Zen-Die nicht. Man kann also davon ausgehen, dass die Info zur Mini-SB stimmen, da sie relativ fix sind.
Potentiell ändern kann man mit dem Sockel also nur die Anzahl der nach außen geleiteten PCIe-Lanes, - wenn man davon ausgeht, dass auf dem Die für potentielle Serverversionen schon ne Menge davon vorgesehen sind.

--- Update ---

Kurze Rückfrage: Gab es schon eine Bestätigung für einen Zen-Tapeout?

Ne, nur die Sache mit den zwei 14nm Tapeouts, das sagte Lisa Su.
Auf Semiaccurat stand glaub ich auch mal was .. aber das kann man auch nicht als Bestätigung sehen.

Wichtigstes Indiz ist wohl das Roadmapleak mit dem geplanten Zen-Verkauf ab Q4/16.

Viellicht gibts ja heute Abend was Neues dazu.
 
Ich hatte damals schon den Gedanken, dass die Katzenentwicklung abgebrochen wurde. Mittlerweile hat es sich gezeigt, dass die Katzen-Entwickler wohl zum Zen-Projekt abgewandert sind.

Es gab vor Monaten mal die Meldung, dass die Katzen-Entwickler die Firma verlassen haben und nicht zu Zen abgewandert sind.


Danke. ^^ Es ist mir schon ein bisschen unheimlich. ;)

Hier noch meine Quelle für die Tapeouts:
http://dresdenboy.blogspot.de/2015/10/amd-zen-and-k12-arm-tapeouts-confirmed.html

Ich glaube, du nimmst das etwas zu wörtlich. Man kann den zweiten Punkt auch so interpretieren, dass er eben an Design und Tape-out mehrerer Kerne gearbeitet hat, aber das muss nicht heißen, dass auch alle davon schon ihren Tape-out hatten. Und der dritte Punkt, dass er Erfahrung mit 14/16nm hat, kann sich teilweise auch nur auf Testchips beziehen. Ich will nicht sagen, dass du Unrecht hast, aber ich wäre einfach vorsichtig damit ;)
 
Zuletzt bearbeitet:
Ich glaube, du nimmst das etwas zu wörtlich. Man kann den zweiten Punkt auch so interpretieren, dass er eben an Design und Tape-out mehrerer Kerne gearbeitet hat, aber das muss nicht heißen, dass auch alle davon schon ihren Tape-out hatten. Und der dritte Punkt, dass er Erfahrung mit 14/16nm hat, kann sich teilweise auch nur auf Testchips beziehen. Ich will nicht sagen, dass du Unrecht hast, aber ich wäre einfach vorsichtig damit ;)

Ehm, er hat doch den Wortlaut des Profils abgebildet.

Was kann man in dem Satz "Successfully desinged and taped out ... Zen and K12" bitte missverstehen?
Da steht "und"... Sofern dieser Mensch nicht absichtlich sein Profil pimpt [da es Lebenslauf-charakter hat schließe ich dies nicht aus] kann man den Satz nur so verstehen, das Zen und K12 bereits Tape out hatten.

Ist dieser Begriff eigentlich ein klar definierter Begriff - oder spricht man auch von tape out z.B. wenn eine erste Versuchsreihe produziert wird?
 
http://www.chip-architect.com/news/2000_09_27_double_pumped_core.html

Damals noch bei chip-architect.
Sieht stark nach Bulldozer aus, bzw. eventuell war K9 das Vorgängerprojekt zu BD.

Richtig. Es gab ein ein paar Schaubilder in der Richtung.
AMD hat CMT eben bei K8, K9, K10 und 45nm BD probiert und jedes Mal das Projekt abgebrochen.
"K10" ist ja auch ein K8 (und hieß ja erst K8L (large?)), das ursprüngliche K10-Design sah sicher anders aus.

Das mit den Doppelkernern habe ich aber komplett anders in Erinnerung denn damals wurden gerade die Doppelkerner (was lt. Wikipedia die K9 waren) als ach so überflüssig bezeichnet weil die höher getakteten Singlecores in Spielen fast immer schneller waren und auch sonst kaum ein Programm in Benchmarks davon profitierte, gerade weil der zweite Kern nicht genutzt wurde. Im Grunde genommen hat sich daran bis heute nicht viel geändert denn die Bereiche die damals von mehr als einem Kern profitierten können auch heute die Prozessoren halbwegs auslasten.
Das zog sich bis zum Phenom (K10) hin und erst da fingen die meisten Spiele erst an einen zweiten Kern zu nutzen. Genau an der Stelle frage ich mich wo es in deiner Realität einen K9 oder einen K10 mit CMT gegeben haben soll.

Die Doppelkerner war kaum niedriger getaktet, brauchten etwas mehr Saft. Der anfängliche Vorteil war auch gar nicht mehr Geschwindigkeit sondern ein flüssigeres Windows und ein generell flüssigeres Arbeiten. Ich erinner mich da noch sehr genau dran, weil ich sehr früh einen 3800 X2 (E0) hatte. Das ist in etwa so, als wenn man von einer Festplatte auf ne SSD umsteigt, man will nicht mehr zurück ;).


Dass es seit 2000 bei AMD Arbeiten an CMT-Designs gab ist bekannt und kann als Fakt angesehen werden. AMD wollte immer eine neue Architektur, entwickelte notgedrungen aber immer den K7 weiter.
 
Zuletzt bearbeitet:
http://www.chip-architect.com/news/2000_09_27_double_pumped_core.html

Damals noch bei chip-architect.
Sieht stark nach Bulldozer aus, bzw. eventuell war K9 das Vorgängerprojekt zu BD.
Das Design geht eher in die Richtung Alpha EV7, wo ein Thread ausgeführt wird, dafür aber, um die Komplexität beim Hochskalieren zu verringern (Scheduler, Registerfileports, Flag-Handling, Broadcasting usw.), die Integer-Einheiten in 2 Cluster geteilt wurden (für einen Thread).
ev7-1.jpg

http://www.netlib.org/utk/papers/advanced-computers/ev7.html#ev7

Hätte man von vornherein 2 Threads dafür vorgesehen, wäre das so etwas wie CMT. Und AMD hatte auch min. 1 Patent eingereicht, um mit den CMT-Clustern 1 Thread schneller auszuführen. Das ginge in die Richtung rHT bzw. VISC. Bei x86-Code mit vielen Speicherzugriffen, die oft von den gleichen Registern abhängen (z.B. RSP), gäbe es aber viel notwendigen Austausch zwischen den Clustern bei erhöhten Latenzen.

Es gab vor Monaten mal die Meldung, dass die Katzen-Entwickler die Firma verlassen haben und nicht zu Zen abgewandert sind.

Ich glaube, du nimmst das etwas zu wörtlich. Man kann den zweiten Punkt auch so interpretieren, dass er eben an Design und Tape-out mehrerer Kerne gearbeitet hat, aber das muss nicht heißen, dass auch alle davon schon ihren Tape-out hatten. Und der dritte Punkt, dass er Erfahrung mit 14/16nm hat, kann sich teilweise auch nur auf Testchips beziehen. Ich will nicht sagen, dass du Unrecht hast, aber ich wäre einfach vorsichtig damit ;)
Das kann durchaus sein. Thevenin bei Semiaccurate hat das auch gemeint. Und aus dem Earnings CC wurde man auch nicht viel schlauer. Ich wollte eh noch weitere Zen-Gedanken posten. :)
 
Zuletzt bearbeitet:
@hot
Solche großen Unterschiede hatte man bestenfalls wenn man haufenweise Kram mitlaufen ließ der einen fröhlich den Prozessor auslastete, Stichwort DC.
Und was war damals nochmal in Spielen schneller? Ein 3800+ oder ein X2 3800+?
Aber faszinierend das du damals einen E0 gehabt haben sollst denn gehe ich nach Wikipedia dann gab es den nicht denn die X2 fingen erst ab Rev. E4 an.
 
Zurück
Oben Unten