AMD Zen 2 APUs - Renoir / Lucienne / van Gogh / Pollock / Mero

Aber vielleicht ist es garnicht so komplex, eine 8C-APU auf 4 reale Cores abzuspecken und zu fertigen (also ohne Deaktivierung unerwünschter Cores).
.

Wieso den unerwünschte Cores deaktivieren? Bei der 7nm Fertigung wird doch, durch sortieren teildefekter Chiplets, die Ausbeute erhöht. So können beispielsweise CPU-Chiplets bei denen von 8 Cores nur 4 ordentlich funktionieren auch genutzt werden. Dass man mit den im Raum stehenden 4-6 Cores anfängt ist für mich nur logisch, da es sicherlich mehr teildefekte als zu 100% funktionierende Chiplets pro Wafer gibt.
IO/WiFi/LAN/USB/PRO/etc. Features landen im IO-Die.

Und was die Größe der APU angeht, wenn nahezu alles in der APU steckt, was man für ein Laptop/Ultrabook/Tablet benötigt, dann ist auch noch genügend Platz für einen ordentlichen Akku.
Würde mich totlachen wenn sich AMD mit Qualcomm verbündet und auch noch Mobilfunk (LTE/G5) in die Kisten packt. Dann hat Intel erst recht einen schweren Stand im mobile Bereich.

Gruß
Salutos
 
@Salutos: Naja, ob das alles teildefekte Chips sei mal dahingestellt. Denke eher, dass man den Kram einfach so aktiviert/deaktiviert, wie es der Markt braucht, bzw wie man es verkaufen will. Klar wird es auch teildefekte Chips geben und es gibt es die die Frequenzen nicht erreichen. Aber ich vermute, dass sowohl bei Intel als auch AMD oder Nvidia, das meiste über Deaktivierung vollfunktionierender Chips reguliert wird.

AMD hat sich bereits mit Qualcomm verbandelt, aber so richtige integrierte Produkte fehlen. Im Moment ist es "nur" eine Allianz:

https://www.amd.com/en/press-releases/amd-and-qualcomm-2017dec05

Ansonsten, für Ultra-Mobile macht die Aufteilung auf 3 Chiplets (CPU, GPU, I/O) halt im Moment einfach keinen Sinn (zu hoher Verbrauch, und ggfs recht große Grundfläche). Vielleicht ändert sich dass, wenn alles auf 7nm gefertigt wird und entsprechende Packaging-Technologien vorhanden sind, (z.B. mit Extra HBM Seicher für die GPU wie bei Intels Radeon Gemisch Kabylake-G)

Aber schau mal wie groß das Teil dann doch ist (klar alles in 14nm) mit TDP zw 65W und 100W:

kaby-lake-g-vega-11_2.jpg


https://www.heise.de/newsticker/meldung/Intel-Core-i-8000G-Kombiprozessoren-mit-leistungsfaehiger-Vega-Grafik-fuer-Notebooks-3934804.html

Was ich mir vorstellen könnte, das AMD aus der Spielekonsolen-Entwicklung auch einen "Ableger" für den normalen PC-Markt bringt. Diese Produkte sind aber anscheinend erst für Ende 2020 vorgesehen, während die neuen APUs bereits im Frühjahr vorgestellt werden sollen.
 
Was ich mir vorstellen könnte, das AMD aus der Spielekonsolen-Entwicklung auch einen "Ableger" für den normalen PC-Markt bringt. Diese Produkte sind aber anscheinend erst für Ende 2020 vorgesehen, während die neuen APUs bereits im Frühjahr vorgestellt werden sollen.

Die passenden Gerüchte dazu gibt es ja schon länger. Die APU wäre trotzdem ja früher fertig, da die Konsolenchips ja auch bereits ab frühestens Anfang Q3 für den Release im November in Produktion gehen müssten.


Vielleicht sehen wir dann noch eine stärkere Aufteilung bei den Mobile APUs:

Dali -> Maximal 2 oder 4 Kerne mit Vega -> Low Cost

Renoir > Maximal 6 oder 8 Kerne mit Vega -> Mainstream

van Gogh oder Rembrandt -> 8 Kerne mit Navi -> Highend
 
Das wäre das Optimal Szenario
 
@Shearer
Auf Grund der Sockelkompatibilität zu AM4, können die neuen AMD APUs nicht so groß werden wie beim Intel Core i-8000G.
Der Core i-8000 hat ja zusätzlich auch noch 4GB HBM Speicher zur Seite. Beim genutzten Graka Speicher gehe ich weiterhin vom regulären RAM aus.
Wobei es schon der Brüller wäre wenn AMD noch HBM auf den Grafikchip stapeln würde......räusper.

Grundfläche sehe ich nicht so das Problem, eher beim Verbrauch.

Bleibt für mich die Frage wozu der neue Sockel FP6 wenn doch FP5 - behaupte ich mal so - quasi reichen würde?
 
Der Core i-8000 hat ja zusätzlich auch noch 4GB HBM Speicher zur Seite. Beim genutzten Graka Speicher gehe ich weiterhin vom regulären RAM aus.
Die 4GB HBM sind der Graka Speicher der über EMIB an die GPU angebunden ist. Die GPU wiederum normal über PCIe an die i-8000 CPU angebunden.
Halt alles nur auf einem Träger.
 
Bleibt für mich die Frage wozu der neue Sockel FP6 wenn doch FP5 - behaupte ich mal so - quasi reichen würde?
Da AMD den Notebook-Usern kein Versprechen zur Sockel-Kompatibilität gemacht hat, kann man da schon früher seine gewünschten Änderungen umsetzen. Die OEMs müssen jetzt natürlich anpassen.
 
Da AMD den Notebook-Usern kein Versprechen zur Sockel-Kompatibilität gemacht hat, kann man da schon früher seine gewünschten Änderungen umsetzen. Die OEMs müssen jetzt natürlich anpassen.

In diesem Kontext hätte man Microsoft mit dem AMD Surface Laptop (Picasso/FP5) aber dann ordentlich vor den Kopf gestoßen.
 
Warum, ist dir dieser Mobile Sockel so wichtig? Die Dinger werden doch verlötet und Microsoft lässt das Ding ja auch von Quanta oder Flextron o.ä. herstellen... die werden schon das Know How haben.
 
Naja, hier geht es eher um die Wiederverwendbarkeit des Designs.
Anderen Prozessor rein, Modell geändert und ab geht's in den Markt.
Hoffen wir mal FP6 ist dann wenigstens für seinen Nachfolger noch gültig.

Aber das Thema war ja eher weshalb braucht Renoir einen neuen Sockel (FP6) im mobilen Bereich wenn doch AM4 im Desktopbereich noch genügt.
Leider finde ich keine Info zum FP5 (Anzahl Kontakte), wird aber immer in Verbindung mit dem AM4 genannt.
Wobei Infos zum FP6 gerade interessanter währen ;D
 
In diesem Kontext hätte man Microsoft mit dem AMD Surface Laptop (Picasso/FP5) aber dann ordentlich vor den Kopf gestoßen.

Warum? Wenn Microsoft genau eine Lösung bis zu diesem Datum brauchte und das wirklich schon mehr als ein Jahr in Vorbereitung war?

Die Entscheidungen dürfte da allein Microsoft getroffen haben.
 
Ich glaube, so ein Sockelwechsel ist den OEMs mehr oder weniger egal. Kennen sie ja von Intel.
 
Aber das Thema war ja eher weshalb braucht Renoir einen neuen Sockel (FP6) im mobilen Bereich wenn doch AM4 im Desktopbereich noch genügt.
Leider finde ich keine Info zum FP5 (Anzahl Kontakte), wird aber immer in Verbindung mit dem AM4 genannt.
Wobei Infos zum FP6 gerade interessanter währen ;D

AM4 1.331 Kontakte
FP5 1.140 Kontakte
FP6 ?
 
Aber das Thema war ja eher weshalb braucht Renoir einen neuen Sockel (FP6) im mobilen Bereich wenn doch AM4 im Desktopbereich noch genügt.
Leider finde ich keine Info zum FP5 (Anzahl Kontakte), wird aber immer in Verbindung mit dem AM4 genannt.
Wobei Infos zum FP6 gerade interessanter währen ;D

Doofe Frage: Wenn Renoir einen WiFi/Bt Controller hat, wie kommt das Signal zur Antenne? AM4 hat meines Wissens keine Pins für die drahtlose Kommunikation und FP5 vielleicht auch nicht. Einen BGA Sockel zu ändern sollte wenig Probleme machen. Wenn Renoir ein Chiplet-Design ist wäre ein neuer Sockel auch eine Gelegenheit das Routing auf dem Interposer einfacher und kompakter zu gestalten. Bei AM4 sieht das anders aus. Der Wireless Controller steht dann auf Desktops halt nicht zur Verfügung, so wie die 10G Ethernet Controller des Zeppelin Dies.
 
Doofe Frage: Wenn Renoir einen WiFi/Bt Controller hat, wie kommt das Signal zur Antenne? AM4 hat meines Wissens keine Pins für die drahtlose Kommunikation und FP5 vielleicht auch nicht. Einen BGA Sockel zu ändern sollte wenig Probleme machen. Wenn Renoir ein Chiplet-Design ist wäre ein neuer Sockel auch eine Gelegenheit das Routing auf dem Interposer einfacher und kompakter zu gestalten. Bei AM4 sieht das anders aus. Der Wireless Controller steht dann auf Desktops halt nicht zur Verfügung, so wie die 10G Ethernet Controller des Zeppelin Dies.

Renoir ist eher kein Chiplet-Design, das scheint wohl zu gut wie fest zu stehen.


Bin mir gerade auch nicht sicher, sitzt bei Intel denn so ein Controller in der CPU oder im PCH?

https://www.cnx-software.com/2017/0...tooth-5-to-gemini-lakecannon-lake-processors/

https://www.intel.de/content/www/de...26155/network-and-io/wireless-networking.html
 
Doofe Frage: Wenn Renoir einen WiFi/Bt Controller hat, wie kommt das Signal zur Antenne? AM4 hat meines Wissens keine Pins für die drahtlose Kommunikation und FP5 vielleicht auch nicht. Einen BGA Sockel zu ändern sollte wenig Probleme machen. Wenn Renoir ein Chiplet-Design ist wäre ein neuer Sockel auch eine Gelegenheit das Routing auf dem Interposer einfacher und kompakter zu gestalten. Bei AM4 sieht das anders aus. Der Wireless Controller steht dann auf Desktops halt nicht zur Verfügung, so wie die 10G Ethernet Controller des Zeppelin Dies.

Gute Frage und genau hier schließt sich für mich der Kreis, mit einem Chiplet-Design wäre AMD maximal flexibel in Bezug auf die Features die sie in Renoir und zukünftigen APUs integrieren. Im IO-Die der mobilen APUs ließe sich ein WiFi/Bt Controller integrieren und über den FP6 nach außen führen. Im Desktop würde auf grund der Kompatibilität zum Sockel AM4 ein IO-Die ohne WiFi/Bt zum Einsatz kommen.

Das Thema 5G ist sehr spannend!
Sollte es AMD gelingen, mit Qualcomm eine Kooperation einzugehen und damit früh in diesen Markt zu starten, bspw. mit den neuen mobilen APUs alias Renoir oder spätestens dessen Nachfolger, dann könnte Intel ganzschön dumm dreinschauen.
5G ist ein wichtiges Thema, die Industrie ist ganze heiß im Bezug auf den Aufbau eigener 5G Netze.
Wer hier die ersten mobilen Endgeräte liefert, beliefert auch die Industrie!
 
Zuletzt bearbeitet:
Intel hat gestern eine Kooperation mit Mediatek für 5G Chips angekündigt. Produkte soll es ab 2021 für Notebook geben.

AMD hat bereits eine Kooperation mit Qualcomm, aber nach meinem Verständnis geht es da um extra Qualcomm Chips im Notebook und nicht um integrierte IP. Ist also eher so eine OEM Sache.
 
Die neuen Infos zu Renoir könnten auf einen ganz anderen Ansatz für die APU hindeuten: so könnte die neue APU mit nur 8 CUs sogar weniger als Picasso haben, dafür aber höher takten. Renoir könnte also einen ganz anderen Kompromis verfolgen, als bisher immer spekuliert: evtl. doch ein Singel-Die in 7nm, und zwar möglichst klein und damit günstig, denn:
- für die GPU ist sowieso der Speicherbus der Flaschenhals: mehr bringt nicht viel und wird für die Business-Notebooks sowieso nicht gebraucht: 8 CUs statt vorher 11 spart Diesize
- durch höheren Maximaltakt dürften die 8CU zusammen mit dem schnellen LPDDR4-4267-Bus zumindest auf Picasso- und Ice-Lake-Niveau landen, wenn mal kurz die GPU-Leistung gefordert wird
- 6 CPU-Cores dürften langen
- dadurch wird ein kleines, günstige Single-Die in 7nm (120sqmm?) möglich => niedrige Kosten und geringer Wafer-Verbrauch, da 7nm knapp
- das kleine Die und alles in 7nm wäre der Garant für höchste Effizienz und niedrige Fertigungskosten...womöglich alles in N7P statt in N7+, um zusätzliche Energie zu sparen?

...könnte eine sehr kluge Idee sein :o
 
Zuletzt bearbeitet:
Die neuen Infos zu Renoir könnten auf einen ganz anderen Ansatz für die APU hindeuten: so könnte die neue APU mit nur 8 CUs sogar weniger als Picasso haben, dafür aber höher takten. Renoir könnte also einen ganz anderen Kompromis verfolgen, als bisher immer spekuliert: evtl. doch ein Singel-Die in 7nm, und zwar möglichst klein und damit günstig, denn:
- für die GPU ist sowieso der Speicherbus der Flaschenhals: mehr bringt nicht viel und wird für die Business-Notebooks sowieso nicht gebraucht: 8 CUs statt vorher 11 spart Diesize
- durch höheren Maximaltakt dürften die 8CU zusammen mit dem schnellen LPDDR4-4267-Bus zumindest auf Picasso- und Ice-Lake-Niveau landen, wenn mal kurz die GPU-Leistung gefordert wird
- 6 CPU-Cores dürften langen
- dadurch wird ein kleines, günstige Single-Die in 7nm (120sqmm?) möglich => niedrige Kosten und geringer Wafer-Verbrauch, da 7nm knapp
- das kleine Die und alles in 7nm wäre der Garant für höchste Effizienz und niedrige Fertigungskosten...womöglich alles in N7P statt in N7+, um zusätzliche Energie zu sparen?

...könnte eine sehr kluge Idee sein :o


Die Idee ist ja gut, aber wäre dafür nicht Dali da? Oder wahrscheinlich wird das auch nur ein 2-Kerner?

Und wäre es nicht für AMD machbar, dass man die CCX unterschiedlich hoch takten lässt? Imo war doch letztens in nem Changelog drin, dass das Übertakten jetzt pro CCX geht.


Zen 3 und Konsolen hin oder her, ich finde es immer noch am spannendsten für nächstes Jahr, was AMD mit Renoir macht.
 
Frage mich, was mit den ganzen Schlüsseltechnologien der Vergangenheit passiert. Wird irgendwo noch das HSA Konzept verfolgt? Gerade jetzt wäre man in der Lage sowas durchzudrücken.
 
Ja, wird aber nicht mehr so stark beworben und ist jetzt letztendlich bei ROCm integriert.
 
Die Idee ist ja gut, aber wäre dafür nicht Dali da? Oder wahrscheinlich wird das auch nur ein 2-Kerner?

Und wäre es nicht für AMD machbar, dass man die CCX unterschiedlich hoch takten lässt? Imo war doch letztens in nem Changelog drin, dass das Übertakten jetzt pro CCX geht.


Zen 3 und Konsolen hin oder her, ich finde es immer noch am spannendsten für nächstes Jahr, was AMD mit Renoir macht.

Es gibt Neuigkeiten aus den Linux Kernel Patches:

https://lists.freedesktop.org/archives/amd-gfx/2019-December/043395.html
Add check to init Dali as Raven2 before it can be misidentified


[amd-gfx] [PATCH 26/51] drm/amd/display: update p-state latency for renoir when using lpddr4

https://lists.freedesktop.org/archives/amd-gfx/2019-December/043423.html



>When video_memory_type bw_params->vram_typeis assigned, wedistinguish between Ddr4MemType and LpDdr4MemType.


https://lists.freedesktop.org/archives/amd-gfx/2019-December/043404.html
 
Wenn an diesem Artikel bei wccftech etwas Wahres dran ist, dann bin ich wirklich gespannt wie die neuen mobilen 4000er APUs alias Renoir aussehen werden.
https://wccftech.com/amd-zen-4-5-nm-launching-2021/
Auch wenn regelmäßig geleugnet, auch bei AMD hat man immer mal wieder von Engpässen gelesen.
Yieldraten von um die 50% bei TSMCs 7nm Prozess lassen bei hoher Nachfrage wenig Kapazität für neue 7nm Produkte die ein Volumensegment bedienen sollen.

Hier sind wir auch wieder bei der Diskussion, wird Renoir ein Monolith oder im Chiplet-Design gefertigt. Denn bei größer Fläche (Monolith) steigt auch wieder die Defektrate.
Wirtschaftlich(Ausbeute) betrachtet müsste es ein Design mit mehrer Dies sein.
Hier ist wohl die Leistungsaufnahme das Zünglein an der Waage. In der Liga in der Renoir spielen will, sehe ich die etwas erhöhten Fertigungskosten als eher unkritisch.
 
noch ein paar Wochen und du weißt mehr... aber sei bitte nicht enttäuscht, wenn es doch ein monolithischer Die ist..

hier nochmals die Gedanken von heise.de im unteren Teil des Textes:

https://www.heise.de/newsticker/mel...nm-Mobilprozessoren-mit-Vega-GPU-4496572.html

Außerdem hatte AMD´s CEO Lisa Su in einem der Interview oder Conference Calls dieses Jahr eine MCM-Design für APUs der nächsten Generation, sagen wir mal: Verneint. Ich glaube es ging zumindest um ein GPU Chiplet, was sie ausgeschlossen hatte.

ah hier: https://www.anandtech.com/show/1385...nt-on-matisse-cpu-tdp-range-same-as-ryzen2000
 
Renoir ist monolithisch, das ist eigentlich schon länger bekannt. Bei Rembrandt weiß man das natürlich noch nicht, aber zu viel Hoffnung würde ich mir da nicht machen.
Außerdem hatte AMD´s CEO Lisa Su in einem der Interview oder Conference Calls dieses Jahr eine MCM-Design für APUs der nächsten Generation, sagen wir
mal: Verneint. Ich glaube es ging zumindest um ein GPU Chiplet, was sie ausgeschlossen hatte.
Die Aussage von Lisa Su lässt viel Raum für Interpretationen. Ein absolutes Dementi ist das nicht.
Grund dafür ist, dass sie nur sagt, dass es das mit "Matisse" nicht geben wird.
Matisse bezeichnet aber die Konfiguration Desktop IO Die + CCD. Das gleiche CCD wird aber in Rome und Castle Peak ebenfalls verwendet, nur eben mit anderen IO Die.
Eine APU mit dem gleichen Chiplet wie Matisse könnte also durchaus existieren ohne, dass sie lügen würde, nur eben dann mit anderen IO Die.
Letzteres würde auch Sinn machen, denn für Mobile bräuchte man ein anderes IO Die, evtl. sogar eins das den GPU Teil mit integriert (oder eben separat, so wie den CPU Teil).

Oder eben man interpretiert es so, dass es keine chiplet-basierte Zen 2 APU geben wird.
 
Zurück
Oben Unten