AMD - Zen 3 - 7 nm / 6 nm - Vermeer, Cezanne, Warhol, Rembrandt, Dragon Point

Ja das macht ja gerade die Runde mit IF 2000 und DDR4 4000

PS.: WCCFtech ist meist wie immer nicht die Orginalquelle.
 
Nach viel klingts aber nicht, wenn schon Zen2 gut bis 1800 kam. Würd aber auch dafür sprechen, dass der IOD kaum verbessert wurde.
 
Ich denke nicht, dass der I/O Die das Limit setzt, dies wurde im FCLK stets zuerst erreicht, also dem Infinity Fabric Takt zwischen dem I/O Die und den Chiplets, sowie zwischen den CCX auf einem Chiplet. Da nun die CCX-Vermittlung weg fällt könnte das Konstrukt schon wieder etwas höher takten. Vermutlich sind aber die Hauptursachen in der Qualität der IF-Links via dem Interposer zu suchen.

Soweit ich das verfolgt habe ging es bei Zen nicht wirklich darum die Bandbreiten zu erhöhen, sondern vor allem darum die Latenzen zu verringern. Beides geht beim Takt Hand in Hand. Mehr Takt beim RAM allein reduziert aber die Latenzen zum Chiplet kaum mehr.
 
Papermaster schafft es doch tatsächlich mit so viel Worten so wenig handfestes zu sagen, also fast nichts.

Ich habe jetzt nur mitgenommen, dass der PHY und Elemente für Off-Chip Kommunikation am Rande des Chiplets verbesserte Latenzen ermöglicht, bei Position zwischen den CCX in der Mitte des Die hat man da längere Strecken zu Lasten der Latenz gehabt. Zu mehr konkreten Informationen soll man auf weitere Veröffentlichungen warten.
 
Papermaster schafft es doch tatsächlich mit so viel Worten so wenig handfestes zu sagen, also fast nichts.

Endlich jemand, der das genauso sieht. Überall wird das tolle und informative Interview gelobt. Natürlich sind die Fragen gut, aber wirklich erhellend - im Sinne von Details - empfinde ich es nicht. Die werden über Zen 3 auch nicht mehr sagen, bis die Epycs vorgestellt werden.
 
Also ich seh das ebenso. Nix neues und die Hälfte der Antworten bezieht sich nicht mal auf die Frage.
 
Ich frage mich was ihr da erwartet habt, da stehen ja noch einige Veranstaltungen aus da hätte es mich gewundert wenn in dem Interview viel offen gelegt wäre.
 
Ich frage mich was ihr da erwartet habt, da stehen ja noch einige Veranstaltungen aus da hätte es mich gewundert wenn in dem Interview viel offen gelegt wäre.

Eigentlich nichts, aber kleine Hints wären nett gewesen. Wobei ich gerade das Video zum Interview gesehen habe und das war eigentlich besser, klar weil Bild plus Inhalt mehr transportiert.

Und AMD hat es ja bereits dröfmal gesagt, sie lassen halt nichts weltbewegendes raus, weil sie größere Sachen halt entsprechenden publik machen müssen.
Es wird aber wohl doch mehr technische Einzelheiten zum Launch am 5. geben.

Ich werde mal versuchen die entsprechenden Infos zu besorgen, damit unsere CPU-Gurus das eventuell zum 5. passend etwas aufdröseln können.
Wir haben allerdings offiziell bislang noch gar nicht die Infos vom 8. bekommen, deswegen ist das leider sehr unwahrscheinlich.
 
Ich frage mich was ihr da erwartet habt, da stehen ja noch einige Veranstaltungen aus da hätte es mich gewundert wenn in dem Interview viel offen gelegt wäre.
Nichts anderes. In dieser Phase von Produktlaunches wird offiziell nichts neues in Interviews genannt. Ich bin nur verwundert was manche da Neues raus lesen.
Zielgruppe sind eindeutig Investoren.
 
Gibt es eigentlich irgendwo eine Galerie, wo die ganzen Maler mal übersichtlich hängen?
Mit der Flut an Namen hat mich AMD irgendwie komplett abgehängt.
 
Gibt es eigentlich irgendwo eine Galerie, wo die ganzen Maler mal übersichtlich hängen?
Mit der Flut an Namen hat mich AMD irgendwie komplett abgehängt.
Da hast du deine Galerie:
AMD-Consumer-Prozessoren-Roadmap-2020-2023.png


:D
 
Was mir zu diesem Bild hier gestern noch durch den Kopf gegangen ist:

index.php


Hier wurde ja die Gaming-Leistung in 1080p von 5900X und 10900K verglichen. Mit dem - im Durchschnitt - besseren Ende für den 5900X. Dabei ist der 5900X ja wieder ein 12-Kerner, der noch immer mit dem "Problem" der zwei Chiplets zu kämpfen hat. Also zusätzliche Latenz durch die Inter-Chiplet-Kommunikation.

Beim 5800X mit nur einem 8-Kern-Chiplet als einzel-CCX müsste es theoretisch ja noch einmal einen ordentlichen Boost geben, da das Thema IF-Kommunikation in dieser Konfiguration komplett wegfällt.

Stapelt AMD hiermit also vielleicht auch bewusst tief?


Falls das schon irgendjemand zur Sprache gebracht hat - mea culpa. Ich hab das Thema hier nicht genau verfolgt. :)
 
Stapelt AMD hiermit also vielleicht auch bewusst tief?

Ich glaube nicht, dass das noch etwas mit den Inter-Chiplet Latenzen ausmacht. Der 5900X darf mindestens auf dem besseren Chiplet höher Takten, ich hätte gedacht der Windows-Scheduler gruppiert mittlerweile zusammengehörige Threads auf dem gleichen Chiplet. Im Zweifel wird die Latenz zwischen den Chiplets gering genug sein um nicht zu grosse Einbrüche zu verursachen. Ich erwarte da nur marginale Differenzen mit Vorteilen bei mehr Kernen für Background-Tasks so dass auch der Cache im Chiplet "frei" bleibt.
 
Die Verbesserung kommt schon daher, dass eben nicht mehr Of-Chip kommuniziert wird sobald außerhalb eines 4-Kern-CCX zugegriffen werden muss. Der 8-Kern-CCX wird möglicherweise auch intelligenter ausgelastet bei Spielen, dass die weiteren 4 Kerne auf dem anderen Die kaum angesprochen werden müssen. Das verhält sich dann schon fast wie ein einzelner 8-Kern-Die, der noch 4 Kerne in Reserve hat :)
 
Hi
derzeit ist es ja auch schon so das das Game unter einer gewissen Grenze auf einem CCX bleibt könnt ihr schön sehen im Monitoring, daher ist es nur bei bestimmten Games die mind. 6+ Kerne Ansprechen ein Einfluss der Latenzen zu erwarten, aber schon bei den 3000´er war der 3900x im schnitt schneller wie der 3800x.
lg
 
Die Verbesserung kommt schon daher, dass eben nicht mehr Of-Chip kommuniziert wird sobald außerhalb eines 4-Kern-CCX zugegriffen werden muss. Der 8-Kern-CCX wird möglicherweise auch intelligenter ausgelastet bei Spielen, dass die weiteren 4 Kerne auf dem anderen Die kaum angesprochen werden müssen. Das verhält sich dann schon fast wie ein einzelner 8-Kern-Die, der noch 4 Kerne in Reserve hat :)
Das ist aber nur ein Teil. Gerade bei Games dürfte wesentlich ausschlaggebend sein, dass sich für Programme mit <=4 Threads der L3 Cache effektiv verdoppelt hat, da nun alle Kerne in einem CCD auf den kompletten CCD L3 Cache zugreifen können.
 
Hallo zusammen,
was zum schmunzeln am Freitag da baut man den Bench schon auf blau um und dann sowas ;)
lg
Das Leben ist eine Pendeltür, manchmal schlägt es auch zurück :P
AMD hat seine Hausaufgaben erledigt, da hilft der Umbau von Benchmarks aus Marketingründen auch nicht zwangsweise weiter.
Bin echt gespannt auf die ersten Reviews der 5000er *lova*
 
Wollte ich auch gestern Posten. In den YT-Kommentaren wurde ja schon heftig spekuliert. Ob es denn nun wieder 8+4 Kombination (5900X) geben könnte oder ob die Chillets hier jetzt untereinander direkt ohne I/O-Die kommunizieren können. Aber das es auch über den I/O die jetzt deutlich schneller geht, ist eigentlich schon klar, wie der AMD Peter anschaulich erklärt. Das im "alten" Zen der L3-Zugriff eines CCX auf den anderen L3-CCX im selben Chiplet trotzdem über den I/O Die erfolgen muss war wir neu und ist ja bäh. *suspect*
 
Zuletzt bearbeitet:
Zurück
Oben Unten