AMD - Zen 3 - 7 nm / 6 nm - Vermeer, Cezanne, Warhol, Rembrandt, Drouais(?)

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
17.368
Renomée
1.648
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

PCIe Gen5 für AM5 *massa*

3D V-Cache Ryzen CPUs in Frühjahr 2022 als letztes Update für AM4

Und Kühlerkompatibilität von AM5 zu AM4
 
Zuletzt bearbeitet:

S.I.

Moderator
☆☆☆☆☆☆
Teammitglied
Mitglied seit
18.11.2008
Beiträge
10.777
Renomée
556
Standort
8685x <><
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • Docking@Home
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
Einen Zen3 xt kann es noch geben, die 5 GHz Boost wird man sich dafür aufgehoben haben.
Das meine ich auch. Denn die 5 Ghz auf Zen 3 wären längst machbar. (auch wenns nur der Mini-Boost ist auf 1-3 Cores und kein echter Turbo)
Nicht jeder wird dem gestapelten Cache zu früh trauen, oder warten ob das so gut ist, diese Idee - und was dann der Chip kostest ist noch mal ein anderes Thema.
Das war sicher nicht billig das herzustellen und zu "basteln" - man pappt da nicht mal so eben noch Cache-Chips drauf würde ich meinen.

Ein 5900xt? - mit entweder etwas Verbesserung oder etwas mehr TDP? (135W?)
Machbar wäre es.
Wünschenswert wäre es.
Die Kundschaft wäre vorhanden. - Sowohl für einen 5900XT als auch für einen 5950XT! (gern auch ohne gestapeltem Cache) sowie für den 5800 XT

Doch was ist AMD`s Strategie? wie denken sie wirklich?
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
956
Renomée
316
Das war sicher nicht billig das herzustellen und zu "basteln" - man pappt da nicht mal so eben noch Cache-Chips drauf würde ich meinen.
Doch, so wie AMD das erklärt hat wird einfach eine zusätzliche Cache Layer rücklinks auf die vorhandene Cache-Fläche aufgelegt. In dem Nanometer 9 Mikrometer-Bereich sollen diese ohne weiteres Zutun anhaften, es geht also "nur" um die präziese Platzierung. Das sollte nicht zu teuer werden. Allein die Wafer mit den Cache-Layern müssen designt und produziert werden. Der Yield dazu wird auch extrem gut sein, weil diese einzelen Stacking-Dies/Layer selbst sehr klein sind.

Ob die letzte AM4 CPU-Gen dann Ryzen 9 6950X genannt wird oder 5950X3D oder anderes wird sich zeigen. Dass in Q1/22 die Chips als Zen3 mit extra Cache angeboten werden ist ja in dem Video schon gesagt. Es war AFAIK auch mal gesagt, dass das mit der Spannung oder dem Takt nicht schwieriger wird. Deshalb gehe ich von identischen Takten und fast identischem Verbrauch und Abwärme aus. Was der Cache leistet muss der Speicherkontroller nicht abrufen. Weil man mit Threadripper gegenhalten kann und Zen4/AM5 bald nachlegt würde ich nicht zuätzlich höher taktende SKUs erwarten. Vom Timing her aber nicht ausgeschlossen dass man wie beim 3nnnXT 100MHz mehr anbietet. Wäre am Ende doch eher Marketing mit GHz als entscheidendes Upgrade...
 
Zuletzt bearbeitet:

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.592
Renomée
335
Hier könnte AMD noch einen Trumpf in der Hinterhand haben, dass RDNA mit SAM etwas in Kombination mit dem grösseren Cache und Unified Memory bei den Latenzen zur GPU bewirkt, das spezifisch im Gaming Vorteile bringt.
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
956
Renomée
316
Ich bin mir gerade unsicher. Müsste bei einem aktuellen 8-Kerner jeder Core einmal den Thread übernehmen, damit der 32MB+ L3 als Victim-Cache auch ausgenutzt wird?
Allein von den heutigen Cache-Grössen würde ich annehmen, dass dort die Programmlogik schon vollständig vorgehalten wird und überwiegend Data-Assets zwischengespeichert werden. Wenn Assets vom Festspeicher zur Aufbereitung/Konvertierung für die GPU in den Systemspeicher geladen werden kann ein sehr grosser L3 helfen. Sollte Aufgabe des GPU-Treibers sein und damit in der Hinsicht optimierbar sein, dass nie der ganze Cache mit den Daten geflutet wird sondern das Memory-Array der gleichzeitig aufbereiteten Daten im Rahmen bleibt. Ansonsten nutzt die GPU eigentlich via DMA den Systemspeicher. Was da einmal vorbereitet abgelegt ist berührt die CPU und den L3 erst mal nicht mehr. Bei iGPU wäre eine Mitznutzung eines solchen L3 natürlich Gold wert. Bei dGPU würde ich nur eine Anhebung der MinFPS erwarten weil die CPU in den wenigen Momenten mit Last dann schneller abarbeiten kann. Wenn ein Batch aber schon vorbereitet ist bzw. auch nicht mehr als 2MB Cache/Core benötigt und die Asset-Daten bereits im VRAM liegen sollte es keine Auswirkung haben.
 
Oben Unten