AMD - Zen 3 - 7 nm / 6 nm - Vermeer, Cezanne, Warhol, Rembrandt, Dragon Point

Ich hab eine Handvoll TBred A hier liegen und mehrere Dutzend TBred B. Der Unterschied in der DIE-Größe ist deutlich ersichtlich.
 
Und damit stellt sich die Frage nach dem Warum.
Umstellung auf den letzten 7nm pdk prozesstand ak tmsc 6nm node
Mitnehmen vom Flächenvorteil, bessere Ausbeute und am wichtigsten kürzere durchlaufzeiten. Zudem die logik bleibt die selbe, nur minimaler Verifizierungsaufwand.
 
Die TBreds hatten afair noch keine Heatspreader, so dass sogar leicht unterschiedliche Diesizes immer sichtbar waren.
Bei Chiplets muss doch nur die Kontaktierung dieselbe bleiben. Flächengewinne kann es trotzdem geben, auch wenn man das von außen nicht sieht.
Ich kann mir kaum vorstellen, dass ein Chiplet ohne Vorteile in Flächengewinn, Taktrate und Verlustleistung einfach so quasi zum Spaß neu aufgelegt wird.
MfG
 
Wenn Zen4 erst in H2-2022 kommen soll (laut moors-low-is-dead ist Zen4 noch nicht mal fertig designt), dann würde ich auch sehr dran zweifeln, dass AMD nicht wenigstens einen Plan für eine Update von Vermeer hat. Was der Vermeer-B2 sein soll, scheint ja auch noch offen zu sein. Spekuliert wird, dass es eine neue Version des Zen3-Chiplets wäre...

Bedenkt man, dass Vermeer das gleiche I/O-Die wie Matisse verwendet, dann würde das I/O-Die ganze zwei Zen-Generationen unverändert verwendet werden. Und das, wo ein neues Design in 12nm einen Bruchteil eines 7nm-Designs kosten würde.

Meines Erachtens ist ein neues I/O-Die mehr als überfällig, zumal ich bezweifle, dass Zen4 (und Rembrandt!) nur noch DDR5 nutzen werden. DDR5 dürfte lange Zeit zu teuer für Mainstream bleiben, sodass zumindest Rembrandt auch DDR4 nutzen dürfte. Zudem verbreitert AMD sein Produkt-Portfolio, wenn sie AM4 und AM5 eine Zeit lang parallel vermarkten: AM4 als die Billig-Plattform und AM5 erst mal hochpreisig für Highend/Gaming. Unter diesem Gedanken macht der neue 570S-Chipset (der womöglich bereits auf dem neue I/O-Die basiert?) durchaus auch jetzt noch Sinn.

Was steht dagegen, dass AMD Zen4-Chiplets auch mit dem "alten" I/O-Die kombiniert? Die schlechteren Zen4-Chiplets könnten in Form von Ryzen-6000 für AM4 genutzt werden, indem sie mit den "alten", günstigen 12nm-I/O-Die kombiniert werden, sodass man dann Ryzen-6000 zu aktuellen Preisen in AM4 erhält und AM5 preislich darüber platziert...

Zen4 in AM5 zusammen mit DDR5 wird anfangs sowieso teuer ausfallen. Wozu hierfür CPUs für weniger als 500$, zumal dieser dann auch noch ein teures I/O-Die bekommen soll, in 6nm? Und Vermeer könnte (wie heute Matisse) noch lange genutzt werden, um nach unten Intel preislich auf Distanz zu halten.

Ein neues, optimiertes I/O-Die im leistungsfähigeren 12nm-LP+ könnte nicht nur auch für Zen4 dienen, sondern bereits heute ein Update von Vermeer ermöglichen, womöglich zusammen mit einem höher taktenden Zen3-Chiplet (B2?). Sieht man sich die bei GF verfügbaren Libraries an, so gab es all die DDR4/DDR5-Controller, PCI-4 etc. schon etwas länger, aber USB4 kam erst spät dazu...

Insbesondere mit Blick auf Zen4 macht ein neues I/O-Die viel Sinn. Womöglich kommt es jetzt erst so spät, weil AMD hiermit noch einiges vor hatte, was für Vermeer nicht fertig wurde und auch nicht benötigt wurde, sodass AMD bei Vermeer einfach erst mal auf das alte I/O-Die zurück griff. Unter alleine aufgrund dessen könnte Warhol auf die Roadmap gelangt sein.
 
Zuletzt bearbeitet:
Angeblich soll sich ZEN4 wegen der Pandemie um1 bis 2 Quartale verschieben.
 
Ja die "Leaks" widersprechen sich in vielen Punkten. Könnte nur AMD selber auflösen......irgendwann.
 
Man darf auch nicht vergessen das Zen4 auch eine GPU bekommt, auf jeden Fall irgendwas das ohne zusätzliche Grafikkarte ein Bild anzeigen kann. Speichercontroller muss mit dem höherem Takt auch umgehen können. Nicht das es wieder wie bei Zen1 läuft. Bootet, bootet nicht..... Bootet, bootet nicht.... *party2*

Die Software wird bei Release auch wider eine Zeitlang hinterherhinken.
 
Mit der GPU ist doch auch nicht sicher, ist eher nicht die Rede von in den Leaks. Aber ist hier ja eigentlich falsch im Thread.
 
Wurde aber von AMD vor längerer Zeit angekündigt. Für Zen3 wird nicht mehr viel kommen ausser TR 5000, Kann sein das man da noch an den AGESA arbeitet.
 
Angeblich soll sich ZEN4 wegen der Pandemie um1 bis 2 Quartale verschieben.
Womit ein Update für Vermeer umso wichtiger würde.
Ich würde eine Strategie bevorzugen, bei der man Zen3+ mit einem neuen I/O Die für AM5 bringt sobald Intel den Mainstream mit DDR5 bedient. Dann darf ein Zen4 Modell gerne noch ein paar Monate warten.
Ein neuer Sockel mit DDR5 allein ist schon eine grosse Umstellung für die Boardhersteller, ob das klappt während Intel für diverse Chipsätze und Produktklassen in den Markt kommt ist eine Frage für sich. Tatsächlich würde ich mir mit AM5 eine bessere "langlebigkeit" mit weniger Umständen beim CPU-Wechsel wünschen.
 
Also der Sockel AM4 feierte bereits seinen 6. Geburtstag!!!!

Im 3 Quartal 2014 kam er zur Welt und durfte AMD Carrizo A0 bedienen. Mitte 2015 kamen dann die ersten Carrizo A1 OEM Produkte mit Sockel AM4 eh dann Anfang 2016 auf Bristol Ridge gewechselt wurde.

Es ist daher schon langsam überfällig... Und so lange wie AM4 bedient wurde, wurde ewig nix bedient.

Chipsatz benötigt man bei AMD seit Carrizo sowieso nicht.
 
Angeblich soll sich ZEN4 wegen der Pandemie um1 bis 2 Quartale verschieben.

Hat imo nichts mit der Pandemie oder nur indirekt zu tun.

AMD hat die Umsetzungen teilweise etwas nach hinten verschoben. Bei DDR5 braucht man Intel wohl auch als Anschieber.

Angeblich soll Zen 4 aber noch mal Features zusätzlich bekommen haben und das hat zumindest ein Quartal ausgemacht. Etwas in der Richtung hab ich jedenfalls gehört und das war schon am Anfang dieses Jahres und da wurde auch Zieldatum Mitte 2022 genannt. Sollte ich damals aber nicht weitergeben.

Man hat ja früher schon verlautbaren lassen, das man da bei den Designteams relativ durchlässig agiert, wenn man Chancen sieht etwas eine Generation vorzuziehen.
 
Zudem: AMD muss seine Ingenieure klug einsetzen. Da stellt sich mir die Frage: inwiefern kann so eine reine Portierung auf einen weiter-entwickelten Prozess, alleine von den Experten der Foundry und deren Dienstleister übernommen werden, ohne dass AMD hier eigene Ingenieure abstellen muss?
Wenn es reine Fertigungsthemen sind, wissen die Process-Owner am besten, was es zu verbessern gilt. Dann müsste AMD nur die Prüfung/Freigabe machen.

Ein tolles Negativ-Beispiel. Keine Quellenangabe und offensichtlich hat man alle 3 Größen einfach Beiden zugeordnet. Die Englische Version hat diese Angaben nicht und andere Stellen im Netz nennen 80,xmm² für A, 84,xmm² für B - was auch mehr Sinn ergibt.
Womöglich ist die 3. Größe nur für den Sockel 563 relevant...

DDR5 dürfte lange Zeit zu teuer für Mainstream bleiben
So lange die Mainstream-CPUs so teuer bleiben, ist der RAM das geringste Problem. DDR4 wird ohnehin zunehmend immer teurer und spätestens wenn Intel mit DDR5 loslegt, gehen die Preise auf normales Niveau.
 
Wenn der Sockel-AM5 1718 Pins erhalten soll, dann stelle ich mir die Frage, wie viele Kontakte das I/O-Chiplet hat, das ja zudem noch die Kontakte zu den Chiplets haben muss: vermutlich irgendetwas um die 1500-2000. Da dürfte die Diesize alleine von den Kontakten bereits vordefiniert sein, sodass die Verwendung eines dichteren Prozesses als 12nm wohl kaum ein kleineres Die ermöglichen dürfte. Die Wege würden dann großenteils aufgrund der Kontakte ihre Größe behalten müssen. Was brächte ein kleinerer Prozess hier ohne zusätzliche Features (großen Cache, iGPU)?
 
Wenn der Sockel-AM5 1718 Pins erhalten soll, dann stelle ich mir die Frage, wie viele Kontakte das I/O-Chiplet hat...

AM5 soll ja 28 PCIe Lanes und somit 4 mehr wie AM4 haben, das wird aber sicher nur eine kleinen Teil der zusätzlichen Kontakte ausmachen.
Darüber hinaus vermute ich dass der Löwenanteil auf die kleineren Kontakte für die Spannungsversorgung zurückzuführen sind, bzw. auf die Anhebung der TDP von 120W AM4 auf 170W AM5, die im Raum steht.
 
AMD Ryzen 5000G: Moderne Kombiprozessoren bald auch für PC-Bastler (heise)
AMD's Ryzen 'Cezanne' Ryzen 7 5700G, 5600G APUs Coming to Retail for Desktop PCs (tom's Hardware)

The ASUS ROG Strix G15 (G513QY) Review: Embracing AMD's Advantage (Anandtech)

There is a lot to like here. The ASUS design is well thought out and can be customized by the end user with not only lighting, but also accent pieces which are swappable. AMD has showcased that they are finally serious about notebook performance, with not only Ryzen 5000, but now RDNA 2 graphics. Their wireless needs some work, but the impressive performance and battery life make a lasting impression. AMD wants to put its best foot forward, and they certainly have. ASUS has built a worthy system to showcase the AMD Advantage.

Und da zu noch 3D V-Cache vorgestellt.

stacking 64 MB on top of a zen 3 chiplet
 
Zuletzt bearbeitet:
Das mit dem Stapel Cache ließt sich auch bei Computerbase recht interessant und wurde auch durch Kommentar noch etwas ergänzt.

Für einige DC Projekte wie z.B. Microbiome Immunity Project (MIP) von World Community Grid könnte die Technologie auch höchst interessant sein. Das hatte sich beim Penta ja als wahrer L3 Fresser erwiesen.
 
Ob das wohl Warhol wird?
 
Zurück
Oben Unten