AMD - Zen 4 /4c - 5 nm/4 nm - Genoa, Bergamo, Siena, Raphael, Phoenix Point

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

Dr. Ian Cutress - man darf dabei natürlich nicht die Entwickelungskosten etc vergessen.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Zusätzlich Marketing und Verschiffung+Marge und dann wollen die Gross- und Einzelhändler ebenfalls noch Ihre Handelsmarge.
 

Shearer

Grand Admiral Special
Mitglied seit
21.11.2001
Beiträge
2.983
Renomée
56
Standort
Munich, Germany
deswegen steht ja da, "what it costs to manufacture"
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

BavarianRealist

Grand Admiral Special
Mitglied seit
06.02.2010
Beiträge
3.346
Renomée
79
@Zen4 vs. RaptorLake:

Bezüglich Intels RaptorLake bin ich wirklich etwas überrascht, wie Intel hier ohne zu große Veränderungen und immer noch im 10nm/7nm-Prozess so einen Leistungssprung realisiert hat: deutlich höhere Takte ohne zu viel Mehrverbrauch.

Zudem dürfte RaptorLake in der Herstellung billiger sein als AMDs Zen4-CPUs, die teuren 5nm-Prozess nutzen und zudem noch den aufwändigen Aufbau haben. Für billige Desktop-CPUs taugt der Ansatz von AMD jedenfalls nicht. Vermutlich wird der 7600X bald durch einen 7700 (ohne X) als Einstieg auf AM5 ersetzt (zu vermutlich ebenfalls 299$; 6 Cores auf AM5 ist ja lächerlich)). AM5 dürfte zudem nach unten dann mit APUs auf Rembrandt-Basis ergänzt werden.

Der Midrange-Bereich im Desktop dürfte somit wohl eher Intel gehören. AMD wird sich derweilen eher auf Server und Notebook konzentrieren. Schließlich dürften AMDs Zen4-Chiplets vor allem Effizienz optimiert sein, wo Zen4 aufgrund des 5nm-Prozesses einen klaren Vorteil hat.

Und im Desktop legt AMD ja noch mit dem 3D-L3 nach, der dann das Latency-Problem (woran AMDs MCM-Konzept über das getrennte I/O-Die leidet) löst, sodass der 3D-L3 für Zen4 die Gaming-Krone vermutlich mit lange nicht mehr da gewesendem Abstand holen könnte.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Ich glaube Intel kostet es mehr RaptorLake auf seinem Intel7(10nm+++++) zu fertigen, als AMD jemals Kosten für Packaging und 5nm haben kann für Zen4. Vermutlich mehr als AMD für alle Zen-Chips zusammen ausgegeben hat. Ist halt schnell vergessen welches minus die eigene Fertigung in den Büchern gerade hinterläßt. Dazu zählen sollte man es aber beim Vergleich.
 

Cappuandy

Grand Admiral Special
Mitglied seit
30.01.2013
Beiträge
3.246
Renomée
75
Standort
Lübeck
Ein Mega minus Punkt ist ja die fehlende volle PCIe5.0 Unterstützung für GPU und M2. CPU selber hat nur 16 Lanes.
Auch wenn’s heute keine gibt.

nur so angemerkt.
🖖🏼
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
12.790
Renomée
1.467
Mutige Prognose ohne zu wissen wieviel der mm² im jeweiligen Prozess kostet, wie groß der Chip des Raptor Lake-S oder die Ausbeute der jeweiligen Chips überhaupt ist.
Ich für meinen Teil würde eher davon ausgehen das der Chip schon wegen der größeren GPU erheblich mehr Waferfläche frißt.
 

BavarianRealist

Grand Admiral Special
Mitglied seit
06.02.2010
Beiträge
3.346
Renomée
79
@Waferkosten-Abschätzung über Umrechnung in 7nm-Wafer-Äquivalente (bei Annahme ähnlicher Defekt-Densitiy von Intel/TSMC):

RaptorLake: 258mm² in Intels "10nm", was etwas TSMCs 7nm entspricht, also ähnliche Kosten/Wafer haben sollte, also 258mm² in 7nm Waferkosten.

Raphael: 1x I/O-Die mit 122mm² in 6nm/7nm + 2x Zen4-Chiplet mit 71mm² im 5nm-Prozess + MCM-Konstukt. Reine Brutto-Waferfläche 122mm²+2x71mm²=264mm²

Berücksichtigt man die etwa doppelten Kosten für einen 5nm-Wafer gegenüber 7nm, reduziert aber den Aufschlag aufrund höherer Ausbeute wegen kleinem Die auf Faktor 1,5, ergäbe sich für die Waferkosten umgerechnet auf 7nm etwa: 122mm²+1,5x (2x71mm²)=335mm² + Kosten für MCM-Konstrukt.
Selbst für den 8Corer (nur 1 Zen4-Chiplet) wären die äquivaltenen Waferkosten dann grob 122mm²+1,5x (1x71mm²)=228,5mm² + MCM-Konstrukt.

Zudem ist von Intels RaptorLakes nur das "große" Die 258mm² und Intel hat paralles auch kleinere Dice mit weniger Cores drauf.
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021
Alles unter dem 13600K wird Alder Lake sein.
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
12.790
Renomée
1.467
@BavarianRealist
Dann nenne mir mal realistische Werte zum Thema Ausbeute der jeweiligen Chips und Kosten pro Wafer.
Das wäre die Basis für deine Argumentation aber ich habe starke Zweifel das du reale Werte liefern kannst weil man bestenfalls an Schätzwerte von TSMC kommen würde aber an die von Intel wohl kaum, womit das gesammte Thema aufgrund fehlender Daten ne Luftnummer zur Stimmungsmache wäre.
 

eiernacken1983

Admiral Special
Mitglied seit
18.06.2020
Beiträge
1.641
Renomée
1.024
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2022
Bleibt natürlich noch der Aspekt, dass Zen 4 mit Dual Chiplet in Summe zwar nahezu gleich viel Wafer-Fläche hat wie der große Raptor-Monolith. Aber selbst bei angenommener (!) gleicher Defektrate pro Fläche zwischen Intel 7 und TSMC 5 ist bei Intel dann immer ein großer Die (mindestens) teildefekt, während bei AMD im statistischen Mittel nur einer der 3 Dies (mindestens) einen Teildefekt aufweist. Das ist doch auch der wesentliche Vorteil von AMDs Baukastenprinzip, für den man offenbar gerne bereit war, den Nachteil in der Latenz durch Verteilung der Rechenwerke auf unterschiedliche Dies in Kauf zu nehmen.

Ansonsten glaube ich auch, dass alles weitere Spekulieren ins Leere geht, da man weder die Fehlerraten noch die genauen Waferkosten der unterschiedlichen Prozesse kennt.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Intels "10nm", was etwas TSMCs 7nm entspricht, also ähnliche Kosten/Wafer haben sollte,
Das halte ich für eine grundlegend falsche Annahme. Nur weil deren Leistungsdaten nahe beieinander liegen sind die Kosten nicht die selben.
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
12.790
Renomée
1.467
Nicht nur das, ein weiterer erheblicher Denkfehler ist von der gleichen nutzbaren Waferfläche auszugehen.
Dabei passen auf die Fläche eines Raptor Lake-S rechnerisch 3,7 Zen 3 CPU Chiplets und man kann mit den kleineren Chips demzufolge deutlich mehr Fläche des Wafers nutzen weil überall dort wo der große Chip nicht mehr rein passt die kleinen sehr wohl noch gehen. Der Randbereich des Wafers macht zudem ziemlich viel produktive Fläche aus.
Es ist halt ein generelles Problem wenn etwas viereckiges in etwas rundes muss.
 

pipin

Administrator
Teammitglied
★ Themenstarter ★
Mitglied seit
16.10.2000
Beiträge
23.702
Renomée
9.289
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021

hoschi_tux

Grand Admiral Special
Mitglied seit
08.03.2007
Beiträge
4.699
Renomée
249
Standort
Ilmenau
Hätte AMD vor Jahren schon bringen können. Gibt sicher Abnehmer, die quasi jeden Preis zahlen. Genauso APUs mit HBM. Frage mich, warum die so viele Gelegenheiten liegen lassen. Gerade ihr Modul- / Chiplettkonzept erlaubt die einfache Kombination solcher Technologien, wo man Intel sicher jederzeit ausbooten könnte (vor allem preislich)..

Die Plattformkosten dürften auch sinken, wenn man keine 8 Speicherkanäle mehr nach außen führen muss -> höhere Integrationsdichte.

Als man es sich nicht leisten konnte, hat man rumexperimentiert. Jetzt, wo man es sich leisten kann, tut man es nicht..
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021
Genauso APUs mit HBM.
Das Produkt würde viel zu teuer, das würde dann wohl eher keiner kaufen. Bei Servern muss sich auch erst zeigen ob der Nutzen so groß ist den Preis dafür zu rechtfertigen.
 

hoschi_tux

Grand Admiral Special
Mitglied seit
08.03.2007
Beiträge
4.699
Renomée
249
Standort
Ilmenau
Für irgendwelche All-in-Ones käme es auf den Paketpreis an, der nicht zwingend höher sein müsste. Das Mainboard wäre dann ja nur noch dazu da, die Schnittstellen der APU nach außen und die Versorgungsspannung rein zu führen und sollte entsprechend günstig sein. Das ganze halb so groß wie ein Nuc und fertig.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Intel hat ja gestern schon was Störfeuer abgeschossen und seine Xeon Max mit HBM präsentiert:
Die Einschätzungen bei Nextplattform dazu sind recht ernüchternd ;)
Intels Hauptfeature soll "Reue" zu sein.
10% Packaging-Yield für die 47 Tiles, und das nachdem alle guten Tiles genutzt wurden.
The delays with the latest incarnation of Intel’s Aurora compute engines don’t just stem from ongoing delays and high costs of its 10 nanometer processes, but also because of the ambition Intel has to use advanced packaging to push the envelope on its GPU designs. The Ponte Vecchio design incorporates over 100 billion transistors across 47 chiplets and employs its EMIB 2.5D and Foveros 3D chip interconnects, which are both untested on such a complex package. The word we have heard on the street from people who know a thing or two about 2.5D and 3D packaging is that the yields on the Ponte Vecchio package are running at about 10 percent, which means nine out of ten finished Max Series GPUs are ending up in the crusher. That is after any yield issues that might affect any of those 47 tiles individually.
AMDs Interposer Packaging bei Fiji hatte einen Yield bei 99%
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
Gibt sicher Abnehmer, die quasi jeden Preis zahlen. Genauso APUs mit HBM
Ich glaube da unterschaetzt man den Entwicklungsaufwand und Invest. Ich denke, dass das Risiko obwohl Erfahrungen mit HBM im Hause sind hier fuer die 'kleine' AMD doch betraechtlich ist und zu viele Ressourcen gebunden haette.
Intel tat und tut sich mit diesen Modellen auch sehr schwer (Wann sollten sie nochmal kommen?).

Aber ich bin auch der Meinung, dass AMD hier und da ein wenig am CPU/APU Portfolio schrauben kann oder gar muss.

that the yields on the Ponte Vecchio package are running at about 10 percent, which means nine out of ten finished Max Series GPUs are ending up in the crusher.
Wow - wenn das im Ansatz so hinkommt - dann ist das produktionstechnisch fuer Intel ein Disaster. Gesamtyield gut unter 10%?

Fuer mich klingt es fast so:

A: "Oh, der neue Entwurf funktioniert nicht so recht und die Technik ist zu komplex"
B: "Egal - wir machen es beim naechsten Mal noch komplexer, dann wird es bestimmt was.
Irgendwie muessen wir die Yields noch kleiner bekommen damit wir sie dann richtig verbessern koennen!"

Aber fuer Intel geht es an dieser Stelle um Prestige und Gesichtswahrung- oder!?

Gruss,
TNT
 

pipin

Administrator
Teammitglied
★ Themenstarter ★
Mitglied seit
16.10.2000
Beiträge
23.702
Renomée
9.289
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Intels Hauptfeature soll "Reue" zu sein.
10% Packaging-Yield für die 47 Tiles, und das nachdem alle guten Tiles genutzt wurden.

Ach du liebes bischen.

Wenn ich den Artikel richtig quer gelesen habe, dann wird Aurora ja in Q1 endlich bestückt.
Die Frage ist, wie lange die bei der Anzahl und bei dem Yield schon Prozessoren dafür zusammensammeln. :o
 

BavarianRealist

Grand Admiral Special
Mitglied seit
06.02.2010
Beiträge
3.346
Renomée
79
Wenn ich den Artikel richtig quer gelesen habe, dann wird Aurora ja in Q1 endlich bestückt.
Die Frage ist, wie lange die bei der Anzahl und bei dem Yield schon Prozessoren dafür zusammensammeln. :o

Im Artikel heißt es später:
And right now, we presume Argonne is getting all of the Max Series devices Intel can make.
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
On a scond thought - kann es Intel mit dem Produkt(ion) wirklich so schlecht ergehen?

Das ist doch fuer einen Launch als dramatisch zu bezeichnen.
Das Produkt ist doch noch in den Kinderschuhen und dann doch in den Markt damit... !?
Ist das pure Verzweiflung oder ist das alles doch nicht so schlimm?

Gruss,
TNT
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Intel löst das mit seiner derzeitigen Standard Lösung - Sie kündigen den Nachfolger direkt an innerhalb 6 Monate nach Release:
And the Ponte Vecchio Max Series, says McVeigh, will be delivered in the Aurora system first and then will be available for other HPC and AI system designs in early Q2 2023.

...the Rialto Bridge GPUs in 2023 and the converged Falcon Bridge platforms and their “extreme bandwidth memory” (whatever that is) in 2024.
 
Oben Unten