AMD - Zen 4 /4c - 5 nm/4 nm - Genoa, Bergamo, Siena, Raphael, Phoenix Point

hoschi_tux

Grand Admiral Special
Mitglied seit
08.03.2007
Beiträge
4.699
Renomée
249
Standort
Ilmenau
Das Produkt ist doch noch in den Kinderschuhen und dann doch in den Markt damit... !?
Ist das pure Verzweiflung oder ist das alles doch nicht so schlimm?

Gruss,
TNT

Naja, Sapphire Rapids hat schon mindestens 12 Steppings gesehen (>= Rev. E5), ohne dass ein Produkt erwerbbar ist. Das ist mehr als AMD mit dem Bulldozer Design durch hatte bis Zen kam (inkl. Trinity, Richland und Kaveri)..

Intel muss liefern, da im Vorfeld schon verkauft für die großen Cluster. Wenn nicht, gibt es (noch mehr) Strafen und noch mehr Schaden für's Image als so schon.
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
Na, da sind die Kinderschuhe aber ordentlich ausgelatscht bloss richtig laufen hat das Kind immer noch nicht gelernt.
Normalerweise haette man doch ein solches Produkt im Archiv verbuddelt und schnell vergessen wollen - oder!?

Aber Intel muss liefern... koste es was es will.

TNT
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

E555user

Admiral Special
Mitglied seit
05.10.2015
Beiträge
1.317
Renomée
440
Leider keine neuen Infos zu Zen4c, oder habe ich etwas verpasst ausser dem was MLID schon berichtet hatte?

SP5 ist eine enorme Plattform. Mir scheint die Anzahl der Partner und das Ökosystem wesentlich potenter für wachsende Marktanteile als das was bislang geboten wurde.
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
Wow! Gerade die Linux Benchmarks gesehen bei Phoronix - mit soviel besser habe ich nicht gerechnet.
Stunning!
An dem Brett muss Intel nun aber noch ein gutes Weilchen bohren.

Gruss,
TNT
Doppelposting wurde automatisch zusammengeführt:

Leider keine neuen Infos zu Zen4c,
Ja- es gibt ihn und er kommt ca. 1/2 Diesize ... (meine ich, dass das mal gesagt wurde!?) aber sonst nicht viel 'Neues'.

TNT
 

pipin

Administrator
Teammitglied
★ Themenstarter ★
Mitglied seit
16.10.2000
Beiträge
23.702
Renomée
9.289
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Unternehmerische Highlights der neuen Generation:
  • AMD now has sufficient scale to go beyond a single design for the entire market, scaling cores, frequency, and TDP. Instead, AMD now will have segment-specific solutions for some of its larger segments.
  • We will be excited for a 50% generational increase in core counts in this article, but Bergamo is another 33% increase from the 96-core mark and is slated for 1H 2023. This is AMD’s answer to the threat of Arm server CPUs.
  • We expect AMD to offer over 2GB of L3 cache in a dual-socket server in 2023. Genoa-X will be targeted at applications, such as those in the HPC space, where adding 3D V-cache increases data locality to the point that less power is wasted moving data.
  • The new AMD EPYC Siena platform will be designed to go into more edge devices.
Alleine diese Fähigkeit zur Segmentierung spezifischer IP positioniert AMD an allen Fronten in einer Weise, die niemand in der Industrie derzeit bieten kann, und das auf lange Sicht. Welche zentrale Rolle der Interconnect hier spielt, wird im Vergleich mit Intels Packaging/Stacking-Schwierigkeiten mit EMIB/Foveros bei Sapphire Rapids sehr sichtbar. Es war gar nicht so sehr der Fertigungsnode der Chiplets, der Intel hier in Schwierigkeiten gebracht hat.
Doppelposting wurde automatisch zusammengeführt:

Schöne Darstellung wodurch die IPC verbessert wurde. Spannenden finde ich die Verbesserung der branch prediction durch die größere Cache-Bandbreite (prefetch improvement):
AMD-EPYC-9004-Genoa-Zen-4-Cache-Hierarchy.jpg


AMD-EPYC-9004-Genoa-Zen-4-General-Improvements-for-IPC.jpg
 
Zuletzt bearbeitet:

pipin

Administrator
Teammitglied
★ Themenstarter ★
Mitglied seit
16.10.2000
Beiträge
23.702
Renomée
9.289
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
The new AMD EPYC Siena platform will be designed to go into more edge devices.

Gibt es eigentlich einen bestimmten Grund warum Siena erst in H2 2023 kommt?

Welche zentrale Rolle der Interconnect hier spielt, wird im Vergleich mit Intels Packaging/Stacking-Schwierigkeiten mit EMIB/Foveros bei Sapphire Rapids sehr sichtbar. Es war gar nicht so sehr der Fertigungsnode der Chiplets, der Intel hier in Schwierigkeiten gebracht hat.

Das Ganze wird zunehmend peinlich für Intel. Erst lästert man über die Chiplets, dann wirft man auf die Designs eine teilweise absurde Anzahl von Chiplets, nur um dann massive Probleme beim Packaging zu bekommen.

Wenn die Zahlen zur Ausbeute, die mit Bezug zu Aurora kolpotiert wurden, nur annähernd stimmen, könnte sich das auch zu einem mittelschweren finanziellen Desaster entwickeln. Normalerweise wäre das für den 800-Pound-Gorilla ja kein Problem, aber wenn man sich die Umsatz- und Gewinnentwicklung ansieht, dann ist dieser Gorilla bei Weitem nicht mehr so groß und vor allem auch wesentlich weniger furchteinflößend.
 

Captn-Future

Moderation DC, P3DN Vize-Kommandant
Mitglied seit
16.08.2004
Beiträge
8.374
Renomée
259
Standort
VIP Lounge
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2022
Die schiere Anzahl an Cores ist echt sensationell. Was noch vor 10 Jahren an Leistung in einem Rack war schafft heute ein Blade mit einer CPU.

Ohne AMD jetzt die Tour versemmeln zu wollen, aber ist der HBM-Chiplet Ansatz von Intel in bestimmten Bereichen (mir leider völlig unbekannt) nicht deutlich schneller?
 

E555user

Admiral Special
Mitglied seit
05.10.2015
Beiträge
1.317
Renomée
440
The new AMD EPYC Siena platform will be designed to go into more edge devices.

Gibt es eigentlich einen bestimmten Grund warum Siena erst in H2 2023 kommt?

Siena als Telco spezifisches Produkt müsste optimale Leistung/Watt bringen und eher wenige Cores und Cache im Vergleich zu Datacenter, Latenz ist oberste Priorität. Optimal wäre für Mobilfunkstationen ein erprobtes Bundle mit einer FPGA. Die Mobilfunkstandards werden mit FPGA umgesetzt, dadurch erreicht man sehr niedrige Latenz, Robustheit und dennoch die Upgrademöglichkeit/Anpassung beim Generationswechsel.
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
Ohne AMD jetzt die Tour versemmeln zu wollen, aber ist der HBM-Chiplet Ansatz von Intel in bestimmten Bereichen (mir leider völlig unbekannt) nicht deutlich schneller?
Ja - in Intels Praes und den Rosinenanwendungen ja - aber sonst? Intel schafft kaum bis gar nicht diese Plattform gut zu produzieren.
Es ist auch eine andere Liga als das typische Datencenter.

Bislang liest sich das wie ein Rohrkrepierer fuer Intel. Intel scheint sich damit im Moment verhoben zu haben.
Ich denke das Produkt steht nur noch auf der Agenda - da man sich hier bereits verpflichtet hat und es um jede Menge Prestige (gerade in den USA....) geht.

Ich moechte nicht wissen, was es Intel aktuell kostet ein funkt. Einheit zu produzieren.

Aber gut - genau werden wir das nicht erfahren und noch weniger wie es aktuell wirklich ist; dennoch sprechen die Verschiebungen kaum fuer eine erfolgreiche Produktion oder Produkt.
Wo dann durch HBM Vorteile haben wird - werden dann erste Tests zeigen muessen.

Dennoch wird der Weg dahin Narben bei Intel hinterlassen - denke ich.

Gruss,
TNT
 
Zuletzt bearbeitet:

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Interessant - AMDs Tuning Guide für EPYC, die bei den Benchmarks in der Regeln noch nicht berücksichtigt sind:
Ohne AMD jetzt die Tour versemmeln zu wollen, aber ist der HBM-Chiplet Ansatz von Intel in bestimmten Bereichen (mir leider völlig unbekannt) nicht deutlich schneller?
HBM ist dann viel nützlicher wenn Du deutlich weniger L3 Cache hast. AMD ist hier mit EPYC möglicherweise nicht auf HBM angewiesen, bei derzeitigen Workloads. Und vor allem mit der Möglichkeit bis zu 8-Hi Cache zu stapeln. Also würdest Du dann zusätzlich HBM verbauen oder einfach das ganze mit günstigen zusätzlichen L3-Cache, der deutlich schneller, stromsparender, billiger und schneller angebunden ist lösen?
Bei beiden Lösungen geht es darum nicht auf den RAM zuzugreifen. Intel kann AMDs Cache-Stacking nicht mit HBM kontern, und muss deutlich teurer RAM Zugriffe reduzieren, nur um näher dran zu sein.
 
Zuletzt bearbeitet:

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
Ich denke es gibt fuer beide Ansaetze gute Gruende mit jeweiligen Vor- und Nachteilen - oder!?

TNT
 

BavarianRealist

Grand Admiral Special
Mitglied seit
06.02.2010
Beiträge
3.346
Renomée
79
Sehr ausführlicher Bericht zu Genova auf STH:

Hieraus ein paar Zitate aus deren "final words" wohl in Bezug auf Intels Xeon-Max mit HBM:

AMD has pushed headfirst into the new era of servers with a very straightforward approach. Intel for its part has looked at what AMD is doing, and decided to go down a very different path. Assuming companies continue to buy servers, AMD will aggressively gain share in this generation....
Still, at the high-end, one thing is for certain. AMD EPYC Genoa will put a gap between it and the Intel Xeon Sapphire Rapids launching in two months.

Mit den kommenden Genova-X dürften die Vorteile der HBM von Intel auf wenige Ausnahmefälle reduziert sein: wohl auf Anwendungen, für die der 3D-L3 (2GB?) zu klein ist aber die 64GB-HBM gerade noch ausreichen.
 

E555user

Admiral Special
Mitglied seit
05.10.2015
Beiträge
1.317
Renomée
440
HBM ist noch relativ teuer im Verlgeich zum DDR5 Update und dem Stacked L3 von AMD. Den L3 monetarisiert AMD selbst, bei HBM fliest Geld ab. Dazwischen ist der HBM-Case wahrscheinlich klein. Weniger Energie und mehr Bandbreite bieten die anderen Technologien auch, es kommt auf den Use-Case an.

Es ist besser für AMD erst einmal abzuwarten bis sich mit Intels HBM und CXL mehrere Tiers beim Systemspeicher im Softwaresupport etabliert haben. Wenn die Kunden es dann wünschen sollte AMD das mit einer I/O Die Variante relativ rasch anbieten können.
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.504
Renomée
190
Standort
Pott
Bitte nicht AMD Instinct MI300 vergessen. Hier soll CDNA3 Zeugt alongside mit Zen4 Kernen in einer vermutlich grossen APU gegossen werden und ebenfalls an HBM Speicher haengen.

Einen Benefit von HBM Speicher sieht AMD in diesem (Spezial)Falle schon (ist vermutlich mehr GPU als CPU) - aber eben nicht in der Breite der Anforderungen der allg. Workloads im Datacenter.

Fuer die Butter und Brot Server CPUs in den Datacentern und Anwendungen sehe ich HBM nicht. Hier kommt die moegliche Bandbreite nicht so zum tragen und andere Dinge sind wichtiger IMHO.

Gruss,
TNT
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021
No 12-core or 16-core Zen4 X3D Processors, No Meteor Lake in 2023: Frosty Year Expected for CPU Market (TechPowerUp)

AMD is only expected to launch 6-core/12-thread and 8-core/16-thread SKUs with the 3DV cache technology. These would be single-CCD packages. There's no word on dual-CCD ones with 12-core or 16-core counts, so a Ryzen 9 7950X3D is not on the horizon. AMD is expected to debut its entry-level A620 motherboard chipset in Q2-2023. This chipset reportedly lacks CPU overclocking capability, is expected to lack PCIe Gen 5, and caps memory speed to DDR5-4800.

Mal schauen ob es so kommt.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.815
Renomée
396
Ich lach mich tot, wenn das einfach ein Tippfehler des Leakers war und anstatt 16-Core ein 6-Core dabei raus kam :P
Der 6-Core macht so überhaupt keinen Sinn.
 

hoschi_tux

Grand Admiral Special
Mitglied seit
08.03.2007
Beiträge
4.699
Renomée
249
Standort
Ilmenau
Vielleicht testet AMD auch gerade wieder auf Lecks mit irgendwelchen Enten.
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
19.718
Renomée
2.264
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021
Vielleicht gibt es dann auch entsprechende CPUs für die Einstiegsboards. Finde es auch recht spät - kann ja dann Juni werden.
 

E555user

Admiral Special
Mitglied seit
05.10.2015
Beiträge
1.317
Renomée
440
Vielleicht testet AMD auch gerade wieder auf Lecks mit irgendwelchen Enten.
Das glaube ich kaum. Im Gegenteil erwarte ich für Dual-CCD mit V-Cache keinen sinnvollen Einsatzzweck, der die Kosten rechtfertigen könnte. Der Penalty von CCD-to-CCD bei lokalem L3 Miss ist einfach zu gross für Gaming. Auserhalb von Gaming tuns die Boliden auch ohne V-Cache. Dort fehlen eher noch mehr Cores.
Von daher entspricht die News V-Cache nur für Single-CCD CPUs absolut meinen Erwartungen. Sofern V-Cache viel günstiger herzustellen ist als ein CCD macht auch ein 6-Core plus V-Cache Sinn. Es muss nur die Marge hochgezogen werden.

Sinnvoll wäre meiner Meinung nach single CCDs ohne V-Cache auslaufen zu lassen, auch den kruden 12 Kerner einstellen und besser im gleichen Preisgefüge zwei Speed-Bins für 16-Kerner anbieten. Dazu Single CCD mit viel V-Cache und relativer Leistung fürs Geld. Der aktuelle 5800X3D zeigt doch, dass die Kosten nicht so hoch sein können.

Die neuen 6-Kerner schlagen sich bei sehr hohen Auflösungen im Gaming sehr gut, da die genügend Taktzyklen übrig haben bis die GPU den nächsten Frame benötigt. Solange die 6 Kerne einen grossen L3 Cache haben um nicht auf den SysRAM zu warten sollten die die Last abarbeiten können.

Bei den aktuellen Konsolen werden bis zu 8 Zen2 mit 3.8GHz genutzt (3.6GHz mit SMT). Ich denke solche Lasten fürs Gameplay sind mit 6 Zen4 Kernen locker zu verarbeiten. Diese haben rd. 1/3 höhere IPC und zudem noch rd. 1/3 höheren Takt. Da ist 1/4 weniger Cores kein Thema.
Mehr im Gaming-PC braucht es erst wieder 1 Jahr nach der nächsten Konsolengeneration.
 
Zuletzt bearbeitet:
Oben Unten