AMD - Zen 4 /4c - 5 nm/4 nm - Genoa, Bergamo, Siena, Raphael, Phoenix Point

[eratte]

ASUS ROG Strix SCAR 17 / 16-core Ryzen 9 7945HX review (guru3d)

 

[eratte]

ROG Ally: Asus' Steam-Deck-Konkurrent im Test (heise)

geht über 3 Seiten.

 

[pipin]

Hier mal was zu Zen 4C.
Hier beschneidet man wohl die CPU nicht einfach, sondern hat sie so umdesignt, dass man unglaubliche Die-Size-Verbesserungen erreicht.

Zen 4c: AMD’s Response to Hyperscale ARM & Intel Atom

Bergamo Volumes, ASP, Performance, Hyperscale Order Shift, Die Shot, Floorplan, Physical Design, and Future Use of Dense Core Variants

www.semianalysis.com

However, the truly stunning thing here is the die size. 16 Zen 4c cores are barely larger than 8 Zen 4 cores. At ISSCC 2023, AMD disclosed Zen 4’s CCD to be 66.3mm². This is the design area without die seal and scribe lines at the edges. Zen 4c’s CCD design area is just 72.7mm², not even 10% bigger! Keep in mind that there are double the cores, double the L2 cache, and the same amount of L3 cache on each die. The cores must have shrunk greatly to fit even more cache per die with only a small area increase.

Hier eine Kurzzusammenfassung:

https://twitter.com/x/status/1665754093170614272

 

[Complicated]

Damit sind auch die Spekulationen vom Tisch Zen4C könnte mit 3DV Cache erscheinen. Die TSVs zu entfernen war Teil der Entschlackung, somit kein Stacking.

 

[pipin]

Damit sind auch die Spekulationen vom Tisch Zen4C könnte mit 3DV Cache erscheinen.

Gab es die denn mal?

 

[derDruide]

Gab es die denn mal?

Wundert mich auch. ZEN4c ist ja schon länger als kleinerer ZEN4-Kern bekannt. Mit ZEN5 und den Gerüchten über 16 und 40 CUs würde der Cache mehr Sinn machen.

 

[Complicated]

Ja, im 3DCenter gab es einige die für Mobile Zen4C mit 3DCache spekuliert hatten. Auch für APUs. Es wird allerdings klar, dass die schlanken Kerne in erster Linie für hohe Kernzahl pro Die optimiert sind, was im Mobile bis 16 Kernen weniger wichtig ist.

 

[pipin]

Ja, im 3DCenter gab es einige die für Mobile Zen4C mit 3DCache spekuliert hatten. Auch für APUs. Es wird allerdings klar, dass die schlanken Kerne in erster Linie für hohe Kernzahl pro Die optimiert sind, was im Mobile bis 16 Kernen weniger wichtig ist.

Imo ist das wirklich sehr unwahrscheinlich. AMD bekommt es doch kaum hin seine "normalen" Mobile Prozessoren zu launchen.

 

[derDruide]

Ich denke mal, das hat mit dem Absturz bei der Nachfrage zu tun. Wenn du liest, wie dramatisch die Einbrüche sind, dann sind die Lager alle rappelvoll. In so einer Lage neue (zusätzliche) Geräte auf den Markt zu werfen heißt, die Lagerware endgültig abzuschreiben.

 

[derDruide]

Golem-Bericht zu ZEN 4c: So schrumpft AMD die Epyc-Kerne um fast die Hälfte

Golem.de: IT-News für Profis

 

[sompe]

Eine Schlussfolgerung erscheint mir allerdings wenig sinnvoll.

Nach Einschätzung von Patel kann AMD die Kernanzahl bei Bergamo allerdings nicht weiter steigern: Auf der Platine des Package seien nicht mehr Leiter zur Anbindung an das I/O Die unterzubringen.

Warum sollte es nicht mehr Kerne pro CPU geben wenn in den einzelnen, etwas größeren Chiplets doppelt so viele Kerne stecken?

Doppelt so viele Kerne pro Core Complex Die (CCD) bei nicht einmal 10 Prozent mehr Chipfläche: Die Zen-4c-Kerne.....

Die Bergamo-Dies enthalten jeweils zwei Core Complexes (CCX) mit je acht Prozessorkernen.

Die Leitungen auf dem Package sind von der Anzahl der Chiplets abhängig, welche die CPU Chiplets mit dem IO Die verbinden.
Statt 12 wären wohl problemlos 8 Chiplets drin was 128 Kerne pro Prozessor bedeuten würde und wenn sogar die 12 Chiplet Variante möglich ist (müssen eben auf das Package passen) wären satte 192 Kerne drin. Das wäre ein massiver Anstieg der Kernzahl.

 

[TOMBOMBADIL]

Aber 8 Chiplets für 128 C Kerne statt 96 normaler Kerner ist ja was AMD bei Bergamo macht. Aber für 12 C Kern Chiplets passt wohl irgendwas nicht.

 

[sompe]

Eben und da 128 Kerne mehr sind als 96 war die Aussage einfach nur quatsch.
Vermutlich hatte da jemand gepennt Chiplets (CCDs) mit Kernen verwechselt.
Vermutlich sind die etwas größeren CCDs für den 12er Verbund einfach zu groß um am Ende noch richtig unter den Deckel zu passen oder der Ausbau wäre vom Stromhunger her zu viel für die Spezifikationen des Sockels.

 

[Pinnacle Ridge]

10 würden sich vielleicht ausgehen.

Aber da wäre halt die Frage, warum genau AMD das machen sollte, wenn Intel eh schon bei 128C nicht mithalten kann.

 

[TOMBOMBADIL]

Ich glaube mit

... kann AMD die Kernanzahl bei Bergamo allerdings nicht weiter steigern

ist gemeint das zwar von 96 auf 128 aber nicht weiter auf 192 kerne gesteigert werden kann. Das passt schon.

 

[Captn-Future]

Wenn AMD beim EPYC 9654 12 CCXs/CCDs mit je 8 Kernen vorsieht und auf 96 Kerne kommt, warum sollte dann ein Bergamo CCX mit 16 Kernen nicht auch 12x auf den Träger und somit in den Sockel passen? 12*16 wären dann ja besagte 192 Kerne.

Oder wird das so wie bei der Vorstellung von Zen3: Selbstverständlich ist da noch Platz für ein weiteres Die!

 

[sompe]

@Captn-Future
Wie gesagt, wenn es mechanisch nicht auf den 12er Träger oder unter den Spreader passt bzw. die Grenze der Strombelastbarkeit des Sockels gesprengt wird ist ein solches Produkt ganz einfach nicht umsetzbar.

 

[derDruide]

Ein Ryzen 5 7500F steht kurz vor der Vorstellung, er hat 6 Kerne und 100 MHz weniger Takt als der 7600.
Die wahrscheinlichste Variante für das F-Suffix ist ein I/O-Die mit defekter Grafik, damit man in so einem Fall nicht die ganze CPU wegwerfen muss.

AMD Ryzen 5 7500F to launch this week, the first AM5 CPU without integrated RDNA2 graphics - VideoCardz.com

AMD Ryzen 5 7500F has no integrated graphics AMD set to launch a new 6-core CPU this week, claims Korean retailer. AMD Ryzen 5 7500F CPU, Source: 신성조 It appears AMD will soon release a new 6-core processor that may lack one of the most common features of AM5 CPUs. The Ryzen 5 7500F shall […]

videocardz.com

 

[sompe]

Muss man doch ohnehin nicht, man bestückt die CPU einfach nicht mit so einem IO Die.
Das wäre nur sinnvoll wenn man so die teildefekten Phoenix Die verarbeiten will allerdings wäre dann fraglich ob der Chip genug PCIe Lanes besitzt.
[automerge]1688473968[/automerge]
Sollte der wirklich 38 MB L2+L3 haben dann scheidet Phoenix definitiv aus denn die haben nur 16 MB statt 32 MB L3 Cache.
[automerge]1688474734[/automerge]
Da sich die Anhängsel bisher vor allem auf die TDP Einstufung bezog rate ich einfach mal mit und tippe auf ein Stromspar Modell mit einer TDP von 45 oder 32 W.

 

[derDruide]

Die iGPU liegt halt nahe, weil Intel sie auch so nennt. Eine Abweichung davon wäre schon seltsam, wir werden es diese Woche sehen.

 

[sompe]

Die Abweichung ist eher normal.
Weder das "G" für die APUs, noch das "X" bei den Modellen mit hoher TDP hat einen Bezug auf Intels Namensgebung.
Sollten das "F" Modell dennoch mit deaktivierter GPU auf den Markt kommen dann wohl nur um einen Teil des Aussschusses bei der Produktion der IO Dies zu verwerten.

 

[Complicated]

Die wahrscheinlichste Variante für das F-Suffix ist ein I/O-Die mit defekter Grafik, damit man in so einem Fall nicht die ganze CPU wegwerfen muss.

Das glaube ich eher nicht:
Man muss keine komplette CPU wegwerfen, wenn die iGPU des IO-Dies nicht funktioniert. Man muss einfach den IO-Die entsorgen und die CCDs auf ein funktionierendes IO drauf schnallen. Das Problem hat nur Intel mit seinen Monolithen. Daher wird AMD hier deutlich weniger Bedarf haben defekte IO-Dies wiederzuverwenden, die auf günstigen 6nm produziert werden. Ich denke die Yields des IO-Dies geben das nicht her.

Sompe hatte es ja auch schon geschrieben.
Ich glaube ebenfalls es wird eher etwas stromoptimiertes. Könnte etwas für den NAS-Markt, wie Synology und QNAP werden.

 

[derDruide]

Der Ryzen 7500F wird jetzt in Support-Listen der Mainboard-Hersteller aufgeführt. Es handelt sich um einen Ryzen 7600 mit deaktiviertem Grafikteil und etwas weniger Takt.

 

[Complicated]

Ok, überrascht mich.

 

[eratte]

Die Frage ist wie viel weniger der kosten soll das man dann auf die Idee kommt den zukaufen statt einem 7600 - für 20 Euro würde ich das nicht in Erwägung ziehen.