AMD - Zen 4 /4c - 5 nm/4 nm - Genoa, Bergamo, Siena, Raphael, Phoenix Point

Wohl eher nicht, würde auch keinen Sinn machen, dann könnte man ja gleich komplett zu APUs schwenken.
Aus dem 3Dcenter Artikel:
Eher interessant an diesen Meldungen sind aber somit die Nebenpunkte: So wurde eine iGPU sowie die 5nm-Fertigung für Raphael bestätigt, die iGPU dürfte allerdings vermutlich eine Sparversion sein und keineswegs in die Performanceklasse der bisherigen AMD-APUs gehen.
 
Eine reduzierte iGPU schließt das IMHO nicht aus, sondern könnte durchaus gewollt sein, wegen den verbauten GPU-Controllern auf jeder GPU um eine gemeinsame Nutzung des GPU-Chiplets (oder später auch mehrere im Server) zu skalieren, möglicherweise auch auf eine verbaute dGPU. Da könnte es gute Gründe geben, je nach dem was AMD da konstruiert hat bei der Architektur oder in der nächsten Ausbaustufe plant.
 
Die TDP-Erhöhung spricht für mich eher für AVX512, das ja auch bei Intel für große TDP-Probleme sorgt.
 
Wäre aber ein schlechter Tradeoff für AMDs Portfolio

Torvalds feuerte seine Kritik am Intel Advanced Vector Extensions 512 (Intel AVX-512) in einem Mailinglisten-Chat ab. Er reagierte damit auf einen Artikel von Michael Larabel. Dieser bemängelte die Unterstützung für AVX-512 in den Compiler-Anweisungen, die Intel für Alder Lake, seine 2021-Prozessoren für den Desktop, aktiviert hat, in der GNU Compiler Collection 11. Intels zukünftige Xeon Sapphire Roads-Prozessoren unterstützen immer noch AVX-512.

„Ich hoffe, dass AVX-512 einen schmerzhaften Tod stirbt und dass Intel beginnt, echte Probleme zu beheben, anstatt mit Tricks zu versuchen, Benchmarks zu erstellen, auf denen sie gut aussehen können“, schrieb Torvalds. Torvalds beanstandet Intels Fokus auf FP-Benchmarks und die Leistung seiner Prozessoren auf Supercomputern oder Hochleistungscomputern (HPCs).

„Ich hoffe, dass Intel zu den Grundlagen zurückkehrt: ihren Prozess wieder zum Laufen bringt und sich mehr auf normalen Code konzentriert, der nicht HPC oder ein anderer sinnloser Sonderfall ist.“ Er merkt an, dass in der Blütezeit von x86 Intels Rivalen bei FP-Lasten immer besser abgeschnitten haben.

„Intels FP-Leistung war relativ gesehen schlecht, und es war nicht ein Jota wichtig. Denn außerhalb der Benchmarks interessierte sich absolut niemand dafür“, erklärte Torvalds. „Dasselbe gilt jetzt – und in Zukunft – weitgehend auch für AVX-512. Ja, man kann Dinge finden, die es betrifft. Nein, diese Dinge verkaufen keine Maschinen im großen Rahmen.“ Die AVX512 habe echte Nachteile. „Ich würde es viel lieber sehen, dass das Transistor-Budget für andere Dinge verwendet wird, die viel relevanter sind. Auch wenn es immer noch FP-Mathematik ist (in der GPU, statt AVX-512). Oder geben Sie mir einfach mehr Kerne (mit guter Single-Thread-Leistung, aber ohne den Müll wie beim AVX-512), wie es AMD getan hat.“
[...]
Cloudflare: „AVX-512 abschalten“
Neben Torvalds und Phoronix hat auch die Web-Infrastruktur-Firma Cloudflare sich mit AVX-512 beschäftigt. Nach Leistungsanalysen emfiehlt sie Kunden, die die Befehlssatzerweiterung nicht für Hochleistungsaufgaben benötigen, auf dem Server und Desktop zu AVX-512 zu deaktivieren, um eine „versehentliche“ Drosselung zu vermeiden.
 
Ich denke es geht viel um die Leistungsaufnahme AVX auf CPU gegen OpenCL auf der CU/CUDA/Tensor.
Runtergebrochen von der GPU braucht eine CU ca. 2-4 Watt und die ist bei Parallelisierung viel schneller. AMD könnte in diesem Bereich was in der Pipeline haben. Die CU als Beschleuniger und Spielwiese für Optimierungen oder wie weit das man sie aufbohrt. Optimal wäre wenn CPU und CU über den L3 zusammenarbeiten könnten. Wäre der kürzeste Weg..
 
Wenn AMD das mit dem abgeschliffenen Die bei Zen 4 umsetzt werden die Ausgleichblätchen eine bessere wärmeleitfähigkeit haben als das Silizium. Das hochsetzen der TDP auf 170 Watt spricht auf jeden Fall dafür. Wenn da ein 16 Kerner im allCore mit über 4,5 GHz austakten kann. Da geht die Post ab.

Wenn ich von meinen Zen2 ausgeht der darf auf auto sich 60 Watt für die Kerne gännen. 90 Watt für die Kerne würde eine um 33% bessere Wärmeableitung entsprechen.
 
Von 60 auf 90 sind 50% Steigerung ;)

Entspräche ziemlich genau dessen, wenn man Silizium durch Alu ersetzt..
 
Ich denke es geht viel um die Leistungsaufnahme AVX auf CPU gegen OpenCL auf der CU/CUDA/Tensor.
Runtergebrochen von der GPU braucht eine CU ca. 2-4 Watt und die ist bei Parallelisierung viel schneller. AMD könnte in diesem Bereich was in der Pipeline haben. Die CU als Beschleuniger und Spielwiese für Optimierungen oder wie weit das man sie aufbohrt. Optimal wäre wenn CPU und CU über den L3 zusammenarbeiten könnten. Wäre der kürzeste Weg..
Ja gut, 2-4W aber die Single Core Leistung willst du nicht wissen, die ist richtig mies bei einer CU (GPU Seite).

Das macht AMD schon via Infinity Fabric - GPU und CPU Speicher koppeln, was meinst wozu SAM gut ist ?
 
Irgendeinen Grund muss es haben warum Intel/AMD am APU Konzept festhalten.

Kommt auch darauf an welche Berechnung das ansteht. Ein kleiner Intel NUC 4Kerne/24CU wenn ich mir richtig erinnere. Der schafft bei Einstein@home immer noch mehr Output als ein 64 Kerner TR. Wenn man es hinbekommt alles über den L3 zu verbinden spart man sich PCIe.
 
Irgendeinen Grund muss es haben warum Intel/AMD am APU Konzept festhalten.

Kommt auch darauf an welche Berechnung das ansteht. Ein kleiner Intel NUC 4Kerne/24CU wenn ich mir richtig erinnere. Der schafft bei Einstein@home immer noch mehr Output als ein 64 Kerner TR. Wenn man es hinbekommt alles über den L3 zu verbinden spart man sich PCIe.

Hast du vollkommen Recht, es liegt unter anderem am zweiten PCB also der Steckkarte an sich.
Da ist alles doppelt vorhanden was die Spannungsversorgung angeht.

Eine APU hat die selben VRM wie die CPU, ohne extra Platine & VRMs & Buchsen & Gehäuse & Lüfter & Kühler...

An sich sind die 170W TDP für ein APU SoC nicht mehr so weit weg.
Es gibt immer noch user die das Display am Mainboard anschließen, anstatt an der diskreten GPU. (Toter-Winkel... usw, usf.)
 
AMD Zen 4: Epyc-Prozessoren mit 96 CPU-Kernen und AVX-512

96 Kerne (6x8) für SP5, mit 12-Kanal DDR5, PCIe Gen5/Gen-Z und AVX-512

oNrPr7i.jpg
 
Andere Seiten vermerken das diese Leaks man dem Gigabytehack zu "verdanken" hat.
 
Zuletzt bearbeitet:
oh ha na dann weiß man doch woher die TDP kommt weitere CCX auf 96Kerne das mal ne ansage ....
 
Und das genauer als je zuvor:
Für die exakten TDP-Werte gibt es bereits separate Tabellen, die auch die Kern-Konfigurationen mit 96, 64, 48 bis hinab zu 32, 24, 16 und 8 Kernen beinhalten. Interessant ist dort der Verbrauch des I/O-Dies mit bis zu 126 Watt, der einen großen Anteil an den 400 Watt Maximum einnimmt. Da dürfte die TDP-Erhöhung gerade für die größeren CPUs fast ein Muss gewesen sein, denn so bleiben für 96 Kerne abzüglich des I/O-Dies letztlich maximal nicht einmal mehr 280 Watt übrig.

E8_k7WsXIAco95a


Da immer mindestens 4 CPU-Chiplets verbaut sind, geht das bis auf 2 Core/Die Salvage/Deaktivierung runter für die 8-Kern SKUs bei 155/195W TDP.
116 W davon nur für den IO-Die.
 
Zuletzt bearbeitet:
Es soll ja Versionen von Raphael mit iGPU geben: hier liegt es nahe, dass dann das I/O-Die in 6nm ist, also all die für Rembrandt bereits entwickelten Komponenten von RDNA2 in 6nm und die DDR5-Controller in 6nm nutzt. Allerdings macht eine iGPU für Highend-Gaming keinen Sinn und für billigere Varianten der Zen4-CPU dürfte die AM5-Plattform einfach noch lange (bis 2023?) recht teuer bleiben.

Das 6nm I/O-Die dürfte aber sehr teuer sein (es dürfte wohl locker um die 150mm² groß sein, aufgrund iGPU und pad-limited) und zudem auch die neue AM5-Plattform mit DDR5. Über ganz 2022 dürften daher Zen4-CPUs für AM5 eher für extrem teuere Systeme vorbehalten bleiben. Daher erwarte ich, dass AMD auch Zen4-Varianten für AM4 bringen dürfte, mit Hilfe des "alten" viel billigeren (womöglich überarbeitete) 12nm-I/O-Die bringen dürfte.

Letztlich erwarte ich 3 Varianten von Zen4:

1) Die bekannte Version mit 6nm-I/O-Die für AM5 (Raphael)

2) Auch für Zen4 dürfte die Weiterführung der 3D-Stacked-Technlolgie mit großem L3-Cache für Highend-Gaming weit mehr bringen, als der DDR5-Speicher. Durch den großen L3 wird die teure AM5-Plattform erstmal weitgehend überflüssig, weil die Bandbreiten-Abhängigkeit durch den großen L3 entschäft wird. Highend-Gaming braucht viel eher den großen L3 mit 3D-Stacked-L3, aber sicher keine iGPU. AMD wird hier vomöglich zwei Preisklassen anbieten: Super-Highend-Gaming mit 3D-L3 für AM5 und günstigere Gaming-CPUs mit 3D-Stacked für die günstigere AM4-Plattform. Man dürfte sich hier daran orientieren, wie man dann gegenüber Alderlake jeweils steht.

3) Und schließlich die Verwertung aller schlechteren Zen4-Chiplets als günstige Zen4-CPUs für AM4 mit einem billigen 12nm+-I/O-Die.
 
Zuletzt bearbeitet:
3) Und schließlich die Verwertung aller schlechteren Zen4-Chiplets als günstige Zen4-CPUs für AM4 mit einem billigen 12nm+-I/O-Die.
Ich glaube AMD wird die nicht mit einem 12nm IO-Die Paaren, da es in den Servern 4xChiplets mit nur 2 aktiven Zen4 Cores geben wird bei den 8-Kern SKUs und mit 4 aktiven Kernen bei den 16-Kern SKUs. AM4 wird IMHO leer ausgehen.
 
Zuletzt bearbeitet:
Ich glaube nicht, dass wir unter dem 6nm I/O-Die dasselbe verstehen sollten, was das I/O-Die bisher war. Vielleicht wird ein kleines 6nm I/O-Die benötigt, das aber nicht Träger der anderen Chiplets sein wird. Dieser Träger wird m.E. nach wie vor in einem älteren Prozess gefertigt.
MfG
 
Bei CB grad bestätigt: iGPU im IO Die
AMD nutzt weiterhin fast exakt gleich große 8-Kern-Chiplets und einen I/O-Die. Im neuen I/O-Die soll nun jedoch eine kleine GPU integriert sein, das bekannte 2+1-Chipdesign würde beibehalten, letztlich werden die CPUs dadurch aber auch zu APUs.
 
F9Tgy5P.jpg

Der Code ist: 114986FV10075
Wenn man schon verpixelt, dann auch den Datamatrix-Code. Mindestens 25% davon (die Daten sind alle 3x vorhanden + Fehlerkorrektur) und oder die Ränder rundum (dann erkennt die Kamera/2D-Codeleser den Code nicht als solchen) *buck*

Ganz schöner Klopper, aber 12 Chiplets brauchen Platz ... da wird das I/O-Chiplet wohl weiter in 12 nm (oder doch 6nm?) gefertigt werden. Die fast quadratische Größe vereinfacht vermutlich die Verteilung der 6096 Pins und das Design der Boards. Rein von der Anordnung der Chiplets hätte es noch mehr rechteckiger sein können ... hatte ich anhand Post #37 von BoMbY auch vermutet *noahnung*
 
Zuletzt bearbeitet:
Würde es überhaupt viel bringen, die IOD in 6nm zu fertigen, bzw. würde man die Chipgröße reduzieren können?
Würde das den Verbrauch überhaupt stark beeinflussen?
 
Zurück
Oben Unten