Bulldozer rollt an....

Status
Für weitere Antworten geschlossen.
Wenn für Llano ein neues Stepping kommt, das anfangs nicht eingeplant war, dann könnten damit doch Wafer, die für das letzte Llano-Stepping geplant waren, für Bulldozer verwendet worden sein, oder?
Ja, aber BD kam ja auch später *lol*
Dafür müßte man wieder wissen, wie groß GFs 32nm Output mittlerweile ist. Ansonsten nur Stochern im Nebel.
Warum betreibt AMD lie Llanos also nicht mit niedrigerer V-Core, wenn die Leistungsaufnahme derart drastisch sinkt? Gerade bei Llano wirkt sich das weitaus drastischer aus als bei Llano Zacate. Deswegen gehe ich auch noch von Schwierigkeiten beim 32nm-Prozess aus - der 40nm Brazos wird ja bei TMSC gefertigt. Ich werde mir jedenfalls erstmal die Tests des BDs anschauen; fällt die Leistungsaufnahme zu hoch aus - was ich beim B2-Stepping annehmen würde - werd ich erst beim B3/C0-Stepping zuschlagen. Auf die ein, zwei Monate kommts mir dann auch nicht mehr an ;).
Llano haben sie einfach schnell auf den Markt "gehetzt", ich vermute, dass deswegen auch wenig Zeit fürs Sortieren war. Einfach getestet, obs bei 1,40V stabil läuft und fertig.
Mal schauen, wies bei BD wird. Je nach der Länge der Mängelliste warte ich aber auch eher auf C0, rein aus Aberglaube ^^
 
Wenn für Llano ein neues Stepping kommt, das anfangs nicht eingeplant war, dann könnten damit doch Wafer, die für das letzte Llano-Stepping geplant waren, für Bulldozer verwendet worden sein, oder?

Wie stelle ich mir den den Wechsel auf ein neues Stepping vor?

a) Maske raus, neue Maske rein, los gehts

b) Maske raus, $tage-bis-wochenlange-Aktion, neue Maske rein, los gehts

Im Fall a gibts keine überzähligen Wafer, es werden einfach bis zum Maskenwechsel die APU im alten Stepping gefertigt, danach im neuen.
 
Ich würde auch mal spekulieren dass im Moment jeder Llano verkauft wird, der hinten vom Band fäll, um die Nachfrage halbwegs bedienen zu können.

2,9Ghz bei 1,4V sind wohl das Maximum, was bei 100W TDP rausgeholt werden kann, zumal das Designziel doch auch 3Ghz+ war, wenn ich mich recht erinnere.
 
Hmmm, ein anderer Gedanke: es könnte auch ein Trick sein, wie mit den freischaltbaren Kernen damals. Ich muss sagen, ich verspüre jetzt ernsthaft einen Kaufzwang, nur weil ich wissen will wie niedrig sich mein Exemplar volten / wie hoch es sich taken lässt :D
Ist ja ein bisschen wie in der Lotterie. Und wenn man einen Chip erwischt der halbwegs geht, denkt man "boah hab ich einen Dusel gehabt" und fühlt sich gut. Für diese Verkaufsstrategie gibts nen Namen, fällt mir aber grad nicht ein.
(Aber bei meinem Glück werd ich die Spannung im BIOS wohl auf 1.5 setzen müssen, damit er überhaupt bis zum Desktop bootet ^^)
 
Mein Liano läuft seit 8 Stunden mit 1,15V unter Volllast (Collatz:GPU und Docking 4x CPU) mit 117 Watt (statt 170W @ 1,4125 V Gesamtsystem) EDIT:fehlerfrei bluescreen. Systemabsturz innerhalb von Sekunden mit 1,1V. Ich taste nicht also ran. *buck*
 
Zuletzt bearbeitet:
Warum betreibt AMD lie Llanos also nicht mit niedrigerer V-Core, wenn die Leistungsaufnahme derart drastisch sinkt? Gerade bei Llano wirkt sich das weitaus drastischer aus als bei Llano. Deswegen gehe ich auch noch von Schwierigkeiten beim 32nm-Prozess aus - der 40nm Brazos wird ja bei TMSC gefertigt. Ich werde mir jedenfalls erstmal die Tests des BDs anschauen; fällt die Leistungsaufnahme zu hoch aus - was ich beim B2-Stepping annehmen würde - werd ich erst beim B3/C0-Stepping zuschlagen. Auf die ein, zwei Monate kommts mir dann auch nicht mehr an ;).
Aua, langsam tut es weh!
Es ist ja schön und gut wenn ihr die APU mit weniger Vcore betreiben könnt, aber bisher habt ihr nur CPU last getestet, stimmts?
Dann testet doch auch mal mit der GPU, die hängt sehr warscheinlich auch an der CPU VID mit dran.

MfG
 
Emploi, BITTE BITTE gewöhne dir an nicht Liano zu schreiben! Llano nennt sich das teil, mit DOPPEL-L-L...
 
Hmmm, ein anderer Gedanke: es könnte auch ein Trick sein, wie mit den freischaltbaren Kernen damals. Ich muss sagen, ich verspüre jetzt ernsthaft einen Kaufzwang, nur weil ich wissen will wie niedrig sich mein Exemplar volten / wie hoch es sich taken lässt :D

Also von hohen Taktergebnissen solltest du nicht erwarten. Ich bin auf ~3,6 GHz gekommen. Dazu waren 1,6 V nötig. Für einen Dauerbetrieb ungeeignet. Zumal sich der Verbrauch unter Vollast mehr als verdoppelte. Ein Taktwunder ist Llano damit also nicht.

Aua, langsam tut es weh!
Es ist ja schön und gut wenn ihr die APU mit weniger Vcore betreiben könnt, aber bisher habt ihr nur CPU last getestet, stimmts?
Dann testet doch auch mal mit der GPU, die hängt sehr warscheinlich auch an der CPU VID mit dran.

MfG

Ich glaube nicht, dass die GPU in dem Fall irgendwas limitiert. Wir haben in unserem Artikel Prime und FurMark über Stunden bei 1,08 V betrieben. ;)
 
Mein Liano läuft seit 8 Stunden mit 1,15V unter Volllast (Collatz:GPU und Docking 4x CPU) mit 117 Watt (statt 170W @ 1,4125 V Gesamtsystem) EDIT:fehlerfrei bluescreen. Systemabsturz innerhalb von Sekunden mit 1,1V. Ich taste nicht also ran. *buck*

Hey mich würde es interessierren ie lange Llano für eine Docking & Collatz WU braucht.
Poste mal wäre super.
lg
 
Gab es nicht zu anfang der 32nm bei GF mal so eine Diskussion über Probleme mit den "Air Gaps"?
Mir scheint so als ob der Prozess zwar nicht extrem viel "ausschuss" ausspuckt, aber die Güte der Transistoren trotzdem nur mittelmäßig ist und daher eben niedrige Takte bzw. hohe Spannungen benötigt werden...
 
Was bedeutet denn "Ausschuss" ?

Bei einem Wafer werden immer mindestens 99% aller Dies verkauft. Nicht verkaufbare Dies kann man sich nicht leisten, dafür ist die Chipproduktion viel zu teuer.
 
Opteron hat mir auf ein neues Betabios von ASUS gePMt:

ftp://ftp.asus.com.tw/PUB/ASUS/mb/SocketAM3+/M5A88-V_EVO/M5A88-V-EVO-ASUS-0707.zip

Inhalt
AGESA OrochiPIV0.0.9.0

aber weithin kein FX-81... sondern immernoch:
AMD Phenom(tm) Octal-Core

Mittlerweile hat Ronny145 ein Beta Bios bekommen, ist noch besser, Versionsnummer 8xxx und Agesa 0.9.0.1.
http://www.forum-3dcenter.org/vbulletin/showthread.php?p=8893014#post8893014

Hoffentlich klappt damit der BD Test jetzt mal ;-)
 
Was bedeutet denn "Ausschuss" ?

Bei einem Wafer werden immer mindestens 99% aller Dies verkauft. Nicht verkaufbare Dies kann man sich nicht leisten, dafür ist die Chipproduktion viel zu teuer.

Wenn das so wäre, würde das Wafer-Agreement keinen Sinn machen, weil dann kaum ein unterschied wäre ob man den ganzen wafer zahlt oder nur die "funktionierenden dice"...
nun ist die Frage wie definiert man funktionierend...
Was macht AMD beispielsweise mit einem Llano-DIE, das zwar keinen physischen defekt aufweist, dessen Transistoren aber so schlecht sind, dass sie innerhalb der Spezifizierten VID auf keinen verkaufbaren Takt zu prügeln sind.
so alla 1,6 V für 1Ghz... *noahnung*
Ist das ein "funktionierendes die" oder nicht?
Und als was würdest du das verkaufen wollen? *noahnung*
 
Fermi hat bestimmt immer 99% gemacht.
http://ht4u.net/news/14547_archiv/
Da wird von guten 80% gesprochen bei 90nm.

Edit: war der erste Link findet man 1000 Sachen zu, ich bin kein Experte aber die DIE-Größe spielt eine Rolle und es gibt eine Defektverteilung und ein statistische Formel dazu.
Also einfach 99% weil zu teuer ist einfach zu simpel gedacht.
 
Zuletzt bearbeitet:
Bei dem Link steht aber auch dass sie in 90nm damals mit den ersten K8 das selbe problem hatten... takt war noch nicht so doll, daher erst für server wo die taktrate nicht so wild ist...

Was ich sagen will ist, die "Defektverteilung" in allen ehren, aber was mache ich mit einem Die, das zwar keine defekte aufweist, von den Eigenschaften her aber so grottenschlecht ist, dass es sich nicht innerhalb der Spezifikationen betreiben lässt.
Jedenfalls nicht so dass das jemand kaufen würde.
Läuft das unter "funktionierendes Die" für das AMD bezahlen muss und dann darauf sitzen bleibt, oder können die das als "wirtschaftlich defekt" deklarieren...?
Wie auch immer, irgendwie wirft das ein interessantes licht auf die so vielbeschworene Yieldrate... die mag nämlich was echte defekte betrifft ok sein, das sagt aber noch nichts darüber aus ob man die angestrebten Taktziele mit den funktionsfähigen Dice auch erreichen kann.
also Yieldrate != Anzahl brauchbarer Dice
 
Dann hätte AMD/GF aber auf der alten Folie, auf der die Speedbins des 32nm Prozesses gezeigt wurden, schonunglos gelogen. Denn dort war zu sehen, dass mehr Dies über dem erwartetem Mittel der Speedbins liegen.

Die ganze Sache rückt für mich GF nicht gerade in ein gutes Licht. Lokalpatriotismus in allen Ehren, aber GF hat sich in der Zeit nach der Trennung von AMD bisher nicht gerade mit Ruhm bekleckert.
 
über dem erwarteten mittel...?
Wenn ich das top-modell mit 4Ghz veranschlage, ist das mittel 2Ghz.
Was bedeutet ich habe viele dice die wenigstens die 2Ghz schaffen... na wundervoll.
Und was sagt das aus? *noahnung*
 
@Lynxeye
So sehe ich es auch.

Nachdem AMD nach 1,5 Jahre alle Versprechungen einhalten konnte, sah man, dass es nur zu guten Zeiten ihr Wort halten alias Schönwetter-Versprechungen.
Also, es wird sehr lange die Plan-Versprechungen erzählt und teils "kurz" vor Deadlinie dann die Verschiebungen bekanntgegeben, wenn welche Stattfinden.

Die schlechten Versprechungen von GF wundern mich nicht, das dieses Unternehmen lange von Ruiz geführt wurde.
GF hat das Problem, dass sie als Gesamtes Unternehmen noch nie als Foudries gearbeitet hat und somit ihre Versprechungen richtig einschätzen können.
Denn die GPU-Fertigung in Dresden wurden schon für sehr lange versprochen. Momentan klappt das Zusammenspiel bzw. pünktliche & erfolgreiche Erforschung von mehreren Fertigungen (32SHP, 28HP, 28HPP, 28LP, 28SLP) und viele ander nicht. Da mussten sicher viele Teams aufgebaut werden.
Das ist jetzt keine Entschuldigung für die Versprechungen, sondern der Grund für das Durcheinander.
 
...Die ganze Sache rückt für mich GF nicht gerade in ein gutes Licht. Lokalpatriotismus in allen Ehren, aber GF hat sich in der Zeit nach der Trennung von AMD bisher nicht gerade mit Ruhm bekleckert.

Allerdings!
Wer sich noch an das ursprüngliche Wafer-Supply-Agreement zwischen AMD und GF erinnern kann und dessen Inhalt mit der heutigen Situation vergleicht, muss stutzig werden.

Plante man seinerzeit offenbar auch die GPUs ab Verfügbarkeit des 32nm-Prozesses von GF weitgehend bei GF produzieren zu lassen, also alle CPU und dann auch mehr und mehr GPUs, sieht es heute ganz anders aus. So fiel eine GPU-Produktion in 32nm wohl erst mal ganz weg. Und auch sonst sieht es wohl eher danach aus, dass die GPU-Produktion erst mal vor allem von TSMC geleistet (werden) wird. Aber damit nicht genug: AMD scheint auch mehr und mehr zu planen, auch die CPU-Produktion von GF weg hin zu TSMC zu geben: die Brazos sind erst mal reine TSMC-Produktion. Und auch die neuerliche Planung eines 28nm-bulk-Bulldozer eröffnet zumindest die Türen für TSMC, diese auch zu produzieren. Ebenso wird spekuliert, dass die 28nm-Brazos-Nachfolger auch von TSMC gefertigt werden dürften. Was würde dann am Ende noch bei GF produziert? Nicht mehr viel, und damit sähe es nicht so aus, wie es anfangs geplant war.

Der 32nm-Prozess ist nicht nur zeitlich weit, weit hinter den Planungen. Er scheint vor allem von den Specs her weit, weit unter den Planungen zu liegen...
 
Zuletzt bearbeitet:
In der Tat ist der Yield ein veralteter Begriff aus der Zeit, da es nur auf (punktuelle) Defekte ankam. Heute ist es eher eine Frage der Wirtschaftlichkeit. Man kann fast aus jedem DIE noch was machen, sei es z.B., einer von vier Kernen lässt sich mit 1GHz betreiben und konsumiert dabei 100W. Nur will niemand diese CPU haben. MfG
 
Bezüglich Llano "Qualität":
Ich finde es ja interessant, was für abenteuerliche Werte herumgeworfen werden. Es gibt Indizien dass Llano schlechter als ursprünglich geplant läuft was auf die 32nm zurückgeführt werden kann (2,9GHz bei 1,4V). Aber so dermaßen schlecht, dass der Chip zwar rein theoretisch keine Fehler hat aber so richtig total abseits der gewünschten Specs, das kann ich mir schwer vorstellen.

Wie so viele Eigenschaften dürfte die Qualität hier normalverteilt sein, d.h. man hat irgendwo einen Sweet Spot wo die meisten Chips liegen und dann eine gewisse Streuung. Was wir jetzt nicht wissen ist, in welchem Bereich der Glockenkurve die aktuellen SKUs sind, die AMD tatsächlich ausliefert, aber ich würde darauf tippen, dass das 2,9GHz Modell im schlimmsten Fall am oberen Ende des 66% Bereichs in der Mitte ist (Größe ist die maximale Taktfrequenz inklusive Sicherheitsspielraum).

Falls jemand genauere Infos hat, wie die Qualität bei Halbleiterfertigung verteilt ist, immer her damit. Ich hab einfach mal eine Normalverteilung angenommen, was denke ich ohne tiefgehendere Kenntnisse gar nicht so falsch sein kann.

Man kann übrigens darüber diskutieren, ob ein hypothetischer Chip der nur 1GHz packt bei 1,4V noch als nicht defekt einzustufen ist. Imho ist ja die Güte eines Chips nicht nur in der Funktionalität der Transistoren sondern auch im Switching Speed zugrunde gelegt. Wenn die Speed Charakteristik so gar nicht nicht passt, ist der Chip im Prinzip defekt.

@BR bezüglich GPU Fertigung und Bobcat Derivate
Hier muss man schon ein paar Sachen ins rechte Licht rücken. GPU Fertigung bei GF? Auf welchem Prozess? Vielleicht ist es dir entgangen, aber GF hat keinen 40nm Prozess im Angebot, der sich für GPUs eignet. Der gleiche Grund ist übrigens warum Bobcat-Derivate eben auch bei TSMC gefertigt werden. GPUs einfach so auf SOI umstellen ist auch nicht so einfach, auch wenn AMD jetzt den ersten Schritt mit Llano geschafft hat.

Bei 28nm hat GF die entsprechenden Prozesse sehr wohl im Angebot. Diese dürften aber gegenüber TSMC 1-2 Quartale hinterherhinken (ist jetzt auch eher Spekulation meinerseits, aber das dürfte so ca hinkommen). Da wird definitiv noch was kommen, nur ist TSMC hier halt im Moment der Industrieführer.

Was den 28nm BD angeht, so denke ich dass eben diese Probleme die wir jetzt bei Llano mit 32nm SOI sehen dafür mitverantwortlich sind. In diesem Zusammenhang möchte ich den aktuellen Artikel von Charlie in die Runde werfen:
http://semiaccurate.com/2011/08/18/intel-moves-transistors-from-2d-to-3d-and-more/

Meines Wissens nutzt AMD PD-SOI und das stößt bei 32nm wohl bereits an Grenzen. 22nm SOI ist bei GF grundsätzlich auf den Roadmaps, aber vielleicht wissen die AMD Ingenieure bereits, dass das nicht so läuft und planen den Wechsel auf Bulk auch bei den großen CPUs vor. Ein Fokus auf Bulk Silicon dürfte bei GF wirtschaftlich von Interesse sein, da man für diese Prozesse deutlich mehr Abnehmer findet als für SOI (bisher nur AMD). Wenn man so nun mehrere Fliegen mit einer Klappe schlagen kann, dann spricht doch nichts dagegen. Und sollte tatsächlich TSMC dann auch BD fertigen können (bedenke die Designs kann man nicht einfach 1:1 zu verschiedenen Fabs schicken, die muss man vorher anpassen und das kostet...mal abgesehen davon dass die Prozesse eventuell gewisse Unterschiede bei verschiedenen Eigenschaften haben), wäre das für AMD nur gut, Stichwort Risikostreuung und größere Kapazitäten,
 
Status
Für weitere Antworten geschlossen.
Zurück
Oben Unten