Core-Technologien: die Konzepte von CPU-Cores: big or small, mit Multithreading oder ohne etc.

Na ja, so abwegig halte ich die 16 Kerne für ein CCD nicht.

5700G mit 8 Core und 8 CU mit 65 Watt und bringt allCore immer noch die 3,8 GHz. Der Dice-Shott war schon beeindruckend. Saubere Arbeit. Die Frage ist für mich eher wie der L3 ausfällt.
Von der Größe oder was meinst mit Ausfällt?
 
Na ja, so abwegig halte ich die 16 Kerne für ein CCD nicht.
Mein Problem mit der Theorie ist das AMD bisher viel Wert darauf gelegt hat die Chiplets über mehrere Bereiche hinweg einsetzen zu können und da dürfte die Luft für weitere Produktvariationen ziemlich dünn werden weil kaum weitere Bereiche der Produktpalette solche 16 Kern Chiplets benötigen dürften. Da wird die Luft seitens der Software einfach zu dünn, zudem wäre es nur dann wirklich sinnvoll wenn sie ähnlich groß wie die normalen Chiplets wären und an deren Stelle auf das Package gesetzt werden könnten, allerdngs würde man dann Bandbreite einbüßen weil sich doppelt so viel Kerne den Port vom IO Chip teilen müßten und es würde sich die Frage stellen warum sie das Package nicht damit voll machen und 4 Anschlüsse frei lassen. Theoretisch würden dann bei 12 Ports 192 Kerne drauf passen.
Ich denke eher das bei den normalen Zen 4 Chiplets der Stapel Cache zum Einsatz kommt und man bei den Zen 4c-Kernen darauf verzichtet um auf eine ähnliche Chiplet Größe zu kommen denn der L3 würde dann deutlich mehr Platz benötigen und dennoch schrumpfen müssen. Nutzt man für beide Varianten das gleiche Package dann müßte man bei den normalen Zen 4 Chiplets zwar ebenfalls Ports frei lassen aber das ließe sich deutlich leichter mit dem zu erwartenden Stromhunger begründen.

Soviel meine Theorie zu dem Thema. *oink*
 
Man müsste vielleicht auch nicht komplett auf AVX512 verzichten aber stattdessen die Pipelines auf 256 bit halbieren und die Befehle in 2 Schritten ausführen. So wie das AMD früher schon häufiger gehandhabt hat.
Das dürfte insgesamt schon einiges an Fläche einsparen. Ein auf Effizienz und Fläche optimierter Prozess dürfte sein übriges tun um ein paar Kerne mehr unterzubringen.

Für Genoa gab es ja schon einmal Gerüchte für packages mit 12 chiplets, was wieder 8 Kerne pro chiplet ergäbe. 12 Kerne für Zen4 und 16 für 4c wären aber auch gut möglich.

Änderungen am Cache-Design für den 4c sind allein durch Änderungen am CoreComplex wahrscheinlich, aber da ist erst mal abzuwarten was AMD mit dem Zen4 ändern wird. Weniger Cache als Zen3 wird der 4c wohl eher nicht haben.
 
Ob jetzt zwei 8 Kern CCD oder ein 16 Kern CCD in einem Ryzen verbaut ist ist egal. AMD kann für TR und Epic noch einmal die Kernanzahl bzw. die Rohleistung erhöhen. Die Leistungsaufnahme kann man mit der VCore und Taktung einstellen.

Sieht man jetzt wieder bei AL oder GPU. Wenn man die Leistung über den Takt generiert desto mehr säuft das ganze.
 
Bei der Verwendbarkeit macht das einen gewaltigen Unterschied denn ein 8 Kern Chiplet kann man bis hinunter zum 4 Kerner, welcher auch heute noch in vieler Hinsicht ausreichend ist, im Rahmen der Resteverwertung recht gut verwenden, was dem Bedarf an Fertigungskapazitäten entgegen kommen dürfte. Ein 16 Kern Chiplet würde deutlich mehr Waferfläche benötigen und bis zum 4 Kerner hinab müßte man 3/4 der Kerne abschalten. Wenig sinnvoll wie ich finde.

Genau das ist ja die große Stärke von AMDs aktuellen Konzept.
Die Chiplets decken alles von Epyc über Threadripper bis hinunter zu den normalen Ryzens ab. Die kleinen Chiplets dürften eine entsprechend gute Ausbeute haben und deren hohe Stückzaheln dürften viel Spielraum für Selektion lassen. Zu groß gewählte Chiplets dürften diesen Spielraum erheblich einschränken
Ein Nachteil dieser Bauweise wäre das komplexe und damit vergleichsweise teure Package.
 
Es geht doch darum den 16 Kerner auf der gleichen Chipletfläche unterzubringen wie den 8 Kerner. Deshalb würde man wohl auch die Hälfte des L3 Caches aus dem Chiplet entfernen und dann mittels 3D V-Cache zusätzlichen L3 Cache hinzufügen. Also von den 32 MLB L3 Cache 16 MB L3 Cache wegnehmen und dann mittels 3D V-Cache 32MB L3 Cache hinzufügen und so beim 16 Kerner auf mind. 40MB L3 Cache kommen.
 
@Ramius
Und genau darum ging es auch in meiner Aussage.
Möglich ist vieles aber zersplittert man das Konzept zu sehr führt es das Ganze ad absurdum. Wo soll man diese 16 kernigen Chiplets denn noch verwenden außer in diesem einen Produkt? Bei den normalen Ryzens sehe ich ein solches Chiplet als relativ sinnfrei an weil man es für die kleineren aber von den Stückzahlen her stärkeren Modellen zu weit runter kastrieren müßte und ein zusätzliches kleineres Chiplet mit weniger Kernen, welches man dann noch zusätzlich herstellen müßte, auch wieder einen anderen Chip Träger benötigt. Zudem geht es bei den 128 Kernern um Server Produkte, gerade dort halte ich eine Halbierung des Cache um mehr Kerne reinzustopfen für ziemlich kontraproduktiv.

Das mit der Größe des L3 kann man auch relativ betrachten.
Bei einem Zen 4 Chiplet mit Stapel Cache wird natürlich sehr viel weniger Chipfläche benötigt als bei einem ohne Stapel Cache mit der gleichen Cache Menge.
verzichtet man bei den kleineren Kernen also auf den Stapel Aufbau (weil billiger und einfacher zu handhaben) könnte der kleinere Cache dennoch mehr Chipfläche einnehmen und damit das Chiplet ähnlich groß ausfallen.
Mich würde es auch nicht wundern wenn es für den Desktop Bereich Modelle mit den großen Zen 4 Kernen ohne Stapel Cache geben wird weil der große Cache dort für die Kosten zu wenig Nutzen bringt. Damit könnten die kleinen Kerne vom Cache Ausbau her irgendwo zwischen diesen beiden Varianten liegen. Das hätte dann wieder den Vorteil das man diese 3 Varianten mit 2 Kern Chiplets abdecken könnte ohne einen zusätzlichen Chip Träger für den Prozessor zu benötigen weil man die Chiplets Pin kompatibel gestalten könnte. Ein minimaler Einsatz an Grundprodukten für ein Maximum an Produktvariationen.
 
Intel hat aber schon 18 Kerner realisiert. Knackpunkt ist das die Speicherlogik auch mit dem Datenvolumen klarkommt. Das war meiner Meinung auch ein Grund für Meldtown und Spektre. Weil sonst die Kerne verhungerten.

Bin mal gespannt was kommt.
 
Das passt vielleicht auch ganz gut mit rein.

Wie man sieht hat Intel einen ähnlichen Weg wie AMD eingeschlagen.
 
Zurück
Oben Unten