Der allgemeine Ryzenthread.
- Ersteller Oi!Olli
- Erstellt am
Scour
Grand Admiral Special
Mal ne Frage, nen Kollege hat einen 4650G und kommt wohl mittlerweile ans CPU-Limit bei Counter Strike 2.0, Grafikkarte ist eine Arc A380. Würde ein Upgrade Sinn machen? Budget ist begrenzt, ich würde im Falle eines Falles wohl zum 5700 greifen, 8C für unter 150€ dürfte unschlagbar sein
Nosyboy
Grand Admiral Special
Falls es nur um Gaming geht, wäre der günstigere 5600X sogar etwas besser, da doppelter L3 Cache, was durchaus besonders in Games ein Vorteil ist.
Scour
Grand Admiral Special
Ja, geht eigentlich nur ums Gaming.
Nosyboy
Grand Admiral Special
Habe noch das gefunden : https://pc-builds.com/compare/cpu/10f1i8/ryzen-5-5600x/ryzen-7-5700
Viel machts wohl schon nicht aus, aber wenn das Budget eh schon knapp ist, ist man sicher um jeden € froh.
Krümel
Grand Admiral Special
Auf jeden Fall nicht wieder eine "G" Version
Die "normalen" 5000er bieten PCIe 4.0. Die ARC 380 "verhungert" bei PCiI 3.0 Anbindung, wie sie z.B. der 5700G nur zur Verfügung stellt.
Die "normalen" 5000er bieten PCIe 4.0. Die ARC 380 "verhungert" bei PCiI 3.0 Anbindung, wie sie z.B. der 5700G nur zur Verfügung stellt.
Scour
Grand Admiral Special
Er hat bis letztes Jahr mit der iGPU gespielt, zusammengebaut hatte ich das System Anfang 2021, war damals wohl die richtige Entscheidung
Die A380 bekam er von einem Kollegen geschenkt, dann hat er mit CS2.0 angefangen.
@Nosyboy
Die Entscheidung liegt letztendlich bei ihm, aktuell hat er das Game sehr weit runtergeschraubt, vielleicht reicht das momentane System noch etwas. Wobei ich, weil ich nicht weiß wie lange er die AM4-Plattform nutzt, wohl doch eher zum 8-Core greifen würde
Die A380 bekam er von einem Kollegen geschenkt, dann hat er mit CS2.0 angefangen.
@Nosyboy
Die Entscheidung liegt letztendlich bei ihm, aktuell hat er das Game sehr weit runtergeschraubt, vielleicht reicht das momentane System noch etwas. Wobei ich, weil ich nicht weiß wie lange er die AM4-Plattform nutzt, wohl doch eher zum 8-Core greifen würde
Scour
Grand Admiral Special
Es gab mal ein Problem mit dem CPU-Overhead bei Intel Arc, ich bin mir nicht sicher ob das Problem generell gelöst ist
Captn-Future
Moderation DC, P3DN Vize-Kommandant
Nosyboy
Grand Admiral Special
Naja, wenn es wieder genau der gleiche ist, finde ich es eher nicht so interessant...
Spannend wäre es eher, wenn er gleich mit einer neuen Fertigung (4nm) daher käme.
Die Fertigung wäre zu Zeiten wie heute für mich weniger interessant als die Stapelreihenfolge an sich denn Taktbegrenzer war nicht die Verlußtleistung an sich sondern vielmehr die verschlechterte Wärmeableitung der Kerne durch den draufgestapelten Zusatzcache.
Ich rechte aber eher damit das es das alte Design mit Sondergravur im Heatspreader und ev. ein paar weitere Goodies ist, so wie einst bei der Sonderversion (50th Anniversary Edition) des 2700X.
Ich rechte aber eher damit das es das alte Design mit Sondergravur im Heatspreader und ev. ein paar weitere Goodies ist, so wie einst bei der Sonderversion (50th Anniversary Edition) des 2700X.
Das hatte weniger mit einem Overhead zu tuen als vielmehr einer lausigen Multicore Unterstützung der Spiele beim Rendern. Dafür hatten die anderen beiden Hersteller bereits Krücken in ihren Treibern integriert aber solche Krücken fehlten Intels Treibern und kamen deutlich später. Das betraf nicht umsonst vor allem prä DX12/Vulkan Spiele.
Maverick-F1
Grand Admiral Special
Da es noch keinen Zen7 Thread gibt - interessante Spekulation von MLID:
Das halte ich für eher wenig plausibel denn dafür müßte die Anzahl der Kerne pro Chiplet auf 24 steigen und ein dritter Chiplet dazu kommen.
Beim Zen 6 steht wohl eine Erweiterung auf 12 Kerne an.
Ein dritter Chiplet wäre ja vielleicht noch drin sofern auch ein entsprechendes IO Die kommt und die CCDs schmaler/kleiner ausfallen aber dazu noch eine weitere Verdoppelung der Kerne? Eher weniger.
Für wahrscheinlicher halte ich das ein solcher Epyc CCDs mit der gestutzten Variante hat um mehr Kerne darauf unterzubringen, welche aber bei den Ryzens wegen des mangelhaften Multithreadings der Software nahezu keine Rolle spielen.
Beim Zen 6 steht wohl eine Erweiterung auf 12 Kerne an.
Ein dritter Chiplet wäre ja vielleicht noch drin sofern auch ein entsprechendes IO Die kommt und die CCDs schmaler/kleiner ausfallen aber dazu noch eine weitere Verdoppelung der Kerne? Eher weniger.
Für wahrscheinlicher halte ich das ein solcher Epyc CCDs mit der gestutzten Variante hat um mehr Kerne darauf unterzubringen, welche aber bei den Ryzens wegen des mangelhaften Multithreadings der Software nahezu keine Rolle spielen.
Würde ich auch, zumal die schnarch langsame Arc 380 am 5700G überhaupt nicht ausgebremst wird! Diese ganze Lane-Geschichte wird immer ziemlich aufgebauscht, mit so einem Geraune a la "Achtung, ganz großes Geheimwissen! Niemand weiß davon, aber ich verrate es dir: wir werden alle betrogen!"
![:]](https://www.planet3dnow.de/vbulletin/images/smilies/rolleyes.gif "Augen rollen (sarkastisch) :]")
Tatsächlich ist der 5700G ein 8-Kerner, ist als APU sehr sparsam bei Surfen, E-Mails, Office-Tätigkeiten, Filme schauen, und den Spielen, wo eine APU reicht. Da, wo die Arc überhaupt benötigt wird, wird sie effektiv nicht ausgebremst, weil sie dafür viel zu langsam ist. Bei dem geringen Mehrpreis (20-30 €): machen! Oder wenn es denn eine CPU sein soll, dann auch hier einen 8-Kerner nehmen. Inzwischen sind 6 Kerne die "Holzklasse" (das kleinste, was überhaupt produziert wird), und die Spiele-Designer stellen sich darauf ein.
Zuletzt bearbeitet:
Scour
Grand Admiral Special
Ich bevorzuge grundsätzlich was mit iGPU, keine Frage.
Aber das Budget wäre begrenzt und seit der die A380 hat benutzt er die iGPU seines 4650G nicht mehr.
Das mit den Lanes wäre bei der A380 ziemlich egal, da stimme ich zu. Bei deutlich stärkeren Grafikkarten oder auch bei der Rx6400 die nur 4 Lanes benutzt könnte das anders aussehn
Aber das Budget wäre begrenzt und seit der die A380 hat benutzt er die iGPU seines 4650G nicht mehr.
Das mit den Lanes wäre bei der A380 ziemlich egal, da stimme ich zu. Bei deutlich stärkeren Grafikkarten oder auch bei der Rx6400 die nur 4 Lanes benutzt könnte das anders aussehn
Maverick-F1
Grand Admiral Special
Nein - da müsstest Du das Video ansehen:
Offenbar kommt Zen7 für die Epics (auch) als 36-Core-Chiplet-Variante - und davon würden (das ist die Spekulation!) dann 2 auf AM5 passen...
Voilà - 2x36C = 72C...
Die Frage ist halt, wie wahrscheinlich das wird...
@Maverick-F1
Das führt aber das gesammte Chiplet Konzept ad absurdum und passt dann wieder aus anderen Gründen nicht.
Der Vorteil der Chiplet Strategie ist ja gerade aus möglichst wenigen unterschiedlichen Chips möglichst viele Prozessoren bauen zu können. So kann man vor allem bei den CCDs sehr viel selektieren und hat durch die kleinen CCDs auch nur wenig Ausschuss.
Stropft man aber 3x so viele Kerne wie bei der kommenden Generation (da wurde ja mit 12 Kernen gerechnet) in einen CCD würden sie diesen entsprechend aufblasen. Damit könnten sie eventuell nicht mehr unter den Deckel des AM5 Gehäuses passen, das "Vogelfutter" (Kondensatoren/Widerstände) benötigen ja auch Platz) oder weniger auf den Träger der Epycs passen. Damit müßte man dann entweder separate CCDs für die Ryzens produzieren und verliert damit die Selektionsauswahl für die Epycs denn dei Rechnung mit einem 288 Epyc geht bei 36 Kern CCDs ganz einfach nicht auf.
Das mit Abstand größte Problem das ich sehe ist aber die generelle Frage was man mit 72 Kernen bei einem Desktop Produkt soll und ob die beiden doppelten DDR5 Speicherkanäle überhaubt genügend Bandbreite bieten könnten um diese ausreichend zu füttern. Bereits bei dieser Frage stellt sich mir aber die Frage ob es dann nicht bereits Zeit für DDR6 Speicher ist, womit das ganze Thema wegen der AM5 Spekulation ohnehin gegen die Wand fährt denn diese kämen mit ziemlicher Sicherheit mit einem neuen Sockel daher.
Oder ist es noch viel einfacher und es wurden physische mit logischen Kernen gleich gesetzt womit es durch SMT nur noch um die Hälfte der Kerne geht? Da könnte ich mir vielleicht noch 16x Zen 7 Kerne in einem CCD vorstellen.
Alternativ käme vielleicht auch ein CCD mit den vollen Kernen und ein CCD mit LT Kernen (wie auch immer die heißen würden) welche beim Cache beschnitten sind und vermutlich doppelt so viele auf den CCD passen könnten denn dann könnte man deren Selektierungspool für die Epycs ebenfalls erweitern. Aber auch dann würde man nicht auf 72 Kerne kommen und es stellt sich weiterhin die Frage was man mit so vielen Kernen bei der Desktop Multicore Krüppelsoftware will. Wäre dem nicht so dann würde sie Singlethreading Leistung keine Rolle mehr spielen.
Bevor jetzt einer mit dem Kern Mix bei den kleinen APUs kommt....wieviele davon nutzen ein Chiplet Design mit CCDs?
Nicht alles was möglich wäre ist am Ende auch sinnvoll und es bleibt der fade Beigeschmack das höchst wahrscheinlich mal wieder eine Spekulation ohne realen Hintergrund als Leak verkauft wird.
Das führt aber das gesammte Chiplet Konzept ad absurdum und passt dann wieder aus anderen Gründen nicht.
Der Vorteil der Chiplet Strategie ist ja gerade aus möglichst wenigen unterschiedlichen Chips möglichst viele Prozessoren bauen zu können. So kann man vor allem bei den CCDs sehr viel selektieren und hat durch die kleinen CCDs auch nur wenig Ausschuss.
Stropft man aber 3x so viele Kerne wie bei der kommenden Generation (da wurde ja mit 12 Kernen gerechnet) in einen CCD würden sie diesen entsprechend aufblasen. Damit könnten sie eventuell nicht mehr unter den Deckel des AM5 Gehäuses passen, das "Vogelfutter" (Kondensatoren/Widerstände) benötigen ja auch Platz) oder weniger auf den Träger der Epycs passen. Damit müßte man dann entweder separate CCDs für die Ryzens produzieren und verliert damit die Selektionsauswahl für die Epycs denn dei Rechnung mit einem 288 Epyc geht bei 36 Kern CCDs ganz einfach nicht auf.
Das mit Abstand größte Problem das ich sehe ist aber die generelle Frage was man mit 72 Kernen bei einem Desktop Produkt soll und ob die beiden doppelten DDR5 Speicherkanäle überhaubt genügend Bandbreite bieten könnten um diese ausreichend zu füttern. Bereits bei dieser Frage stellt sich mir aber die Frage ob es dann nicht bereits Zeit für DDR6 Speicher ist, womit das ganze Thema wegen der AM5 Spekulation ohnehin gegen die Wand fährt denn diese kämen mit ziemlicher Sicherheit mit einem neuen Sockel daher.
Oder ist es noch viel einfacher und es wurden physische mit logischen Kernen gleich gesetzt womit es durch SMT nur noch um die Hälfte der Kerne geht? Da könnte ich mir vielleicht noch 16x Zen 7 Kerne in einem CCD vorstellen.
Alternativ käme vielleicht auch ein CCD mit den vollen Kernen und ein CCD mit LT Kernen (wie auch immer die heißen würden) welche beim Cache beschnitten sind und vermutlich doppelt so viele auf den CCD passen könnten denn dann könnte man deren Selektierungspool für die Epycs ebenfalls erweitern. Aber auch dann würde man nicht auf 72 Kerne kommen und es stellt sich weiterhin die Frage was man mit so vielen Kernen bei der Desktop Multicore Krüppelsoftware will. Wäre dem nicht so dann würde sie Singlethreading Leistung keine Rolle mehr spielen.
Bevor jetzt einer mit dem Kern Mix bei den kleinen APUs kommt....wieviele davon nutzen ein Chiplet Design mit CCDs?
Nicht alles was möglich wäre ist am Ende auch sinnvoll und es bleibt der fade Beigeschmack das höchst wahrscheinlich mal wieder eine Spekulation ohne realen Hintergrund als Leak verkauft wird.
Maverick-F1
Grand Admiral Special
Es ist ja auch eine Spekulation - und auf einige Deiner "Bedenken" geht er in dem Video auch explizit ein...
Ich glaub' ehrlich gesagt auch nicht, dass das so kommen wird (aufgrund mehrerer Faktoren) - aber es scheint halt möglich zu sein - und allein das ist ja schon interessant!
Wir werden sehen was tatsächlich kommt...
Ich glaub' ehrlich gesagt auch nicht, dass das so kommen wird (aufgrund mehrerer Faktoren) - aber es scheint halt möglich zu sein - und allein das ist ja schon interessant!
Wir werden sehen was tatsächlich kommt...
@Maverick-F1
Nichts für ungut aber das Video kann ich mir nicht antuen da in meinen Augen bereits dessen Name und Einleitung Mist ist.
Bei dessen Bezeichnung wird die Spekulation als Leak bezeichnet und in der Einleitung so getan als hätten die Kerne bisher einen eigenen L3, was aber nicht der Fall ist. So wie ich das sehe hat das CCD hat einen L3 für alle Kerne aber nicht die Kerne selbst. Wenn es schon daran scheitert, was soll ich dann vom Rest halten?
Aber gut, schaue ich einfach mal rein und überspringen den "Füllstoff".
Der abfotografierte Bildschirmausschnitt sieht wie selbst zusammengebastelt aus (wer würde eine Sockelbezeichnung auf einer Ebene und in der gleichen Höhe wie das AMD Logo bringen...?), das gerenderte Bild vom CPU Träger kann jeder erstellt haben und die zusätzliche Aufteilung in den CCDs ebenfalls.
Dann ist von einem standardmäßigen 16 Kern CCD für Consumer Produkte die Rede. (3:05)
Danach folgt eine Timeline wo in Q4 28 von PCIe7 die Rede ist ist mit ziemlicher Sicherheit kein SP7 Produkt da die Plattform nicht dafür ausgelegt ist und es nicht umsonst separiert steht. Das ist vermutlich einfach nur ein Platzhalter und das Einzige was für ein späteres Produkt als Ziel klar ist. Damit ist auch klar das es auf einer anderen Plattform daher kommen dürfte und vermutlich zusammen mit DDR6 Speicher daher kommt.
Gleichzeitig läßt sich erahnen das diese Folie alt und vermutlich schon lange überholt ist denn dieser Ausschnitt fängt Ende 2024 an. So wie ich das interpretiere müßte die Zen 6 EPYC Generation demzufolge seit mindestens 2025 auf dem Markt sein und dieses Jahr von Zen 7 abgelöst werden, was wohl eher nicht der Fall ist.
Dann scheint sich der Ausschnitt ausschließlich um die Epycs zu drehen, was aber mal eben auf die Ryzens umgemünzt wird.
Dann steht später (7:15) ein sehr wichtiger Punkt der ihn aber nicht wirklich zu interessieren scheint.
"36c capability (32c recommed for yield)"
Das deutet für mich eher darauf hin dass das entsprechende CCD zwar 36 Kerne hat aber wegen der Yield normalerweise nur 32 Kerne genutzt werden. Zudem wären diese CCDs nicht X3D tauglich und schon dadurch für die Ryzens praktisch nutzlos.
Damit wäre ich wieder bei der meinerseits Vermuteten CCD Ausführungen mit 16 vollen bzw. 32 kastrierten Kernen, wobei letztere im Desktop Umfeld keine Rolle spielen dürften. Eine vergleichbare Aufteilung gibt es bereits heute und mit viel Selektiverei könnte man für eine Sonderausführung vermutlich auch alle 36 Kerne des CCDs bei sehr kleinen Stückzahlen nutzen. Genau das schließt aber auch den Desktop Einsatz praktisch aus womit die Basis des Videos praktisch für die Tonne wäre.
Könnte es dennoch AM5 Modelle mit den CCDs der kastrierten Kernausführung geben und damit eine entsprechende Kompatibilität des IODs rechtfertigen? Durchaus denn es gibt schließlich auch AM5 EPYCs und für eine entsprechende Nachfrage könnte man sich diese Option offen behalten wollen. Die Wahrscheinlichkeit das es eine solche Nachfrage gibt dürfte aber sehr gering sein, die einer 36 Kern CCD Ausführung eher gleich 0.
Edit:
Prinzipiell ließe die Aufteilung auf 16 und 36 Core CCDs aber auch noch eine andere Interpretation zu, nämlich dass die 36 Core Ausführung die Einzige ist die (so sehr) auf Stapelcache setzt, dieser aber in der Fertigung so anfällig ist das 4 Reservekerne eingeplant werden müssen um auf eine brauchbare Ausbeute zu kommen.
Nichts für ungut aber das Video kann ich mir nicht antuen da in meinen Augen bereits dessen Name und Einleitung Mist ist.
Bei dessen Bezeichnung wird die Spekulation als Leak bezeichnet und in der Einleitung so getan als hätten die Kerne bisher einen eigenen L3, was aber nicht der Fall ist. So wie ich das sehe hat das CCD hat einen L3 für alle Kerne aber nicht die Kerne selbst. Wenn es schon daran scheitert, was soll ich dann vom Rest halten?
Aber gut, schaue ich einfach mal rein und überspringen den "Füllstoff".
Der abfotografierte Bildschirmausschnitt sieht wie selbst zusammengebastelt aus (wer würde eine Sockelbezeichnung auf einer Ebene und in der gleichen Höhe wie das AMD Logo bringen...?), das gerenderte Bild vom CPU Träger kann jeder erstellt haben und die zusätzliche Aufteilung in den CCDs ebenfalls.
Dann ist von einem standardmäßigen 16 Kern CCD für Consumer Produkte die Rede. (3:05)
Danach folgt eine Timeline wo in Q4 28 von PCIe7 die Rede ist ist mit ziemlicher Sicherheit kein SP7 Produkt da die Plattform nicht dafür ausgelegt ist und es nicht umsonst separiert steht. Das ist vermutlich einfach nur ein Platzhalter und das Einzige was für ein späteres Produkt als Ziel klar ist. Damit ist auch klar das es auf einer anderen Plattform daher kommen dürfte und vermutlich zusammen mit DDR6 Speicher daher kommt.
Gleichzeitig läßt sich erahnen das diese Folie alt und vermutlich schon lange überholt ist denn dieser Ausschnitt fängt Ende 2024 an. So wie ich das interpretiere müßte die Zen 6 EPYC Generation demzufolge seit mindestens 2025 auf dem Markt sein und dieses Jahr von Zen 7 abgelöst werden, was wohl eher nicht der Fall ist.
Dann scheint sich der Ausschnitt ausschließlich um die Epycs zu drehen, was aber mal eben auf die Ryzens umgemünzt wird.
Dann steht später (7:15) ein sehr wichtiger Punkt der ihn aber nicht wirklich zu interessieren scheint.
"36c capability (32c recommed for yield)"
Das deutet für mich eher darauf hin dass das entsprechende CCD zwar 36 Kerne hat aber wegen der Yield normalerweise nur 32 Kerne genutzt werden. Zudem wären diese CCDs nicht X3D tauglich und schon dadurch für die Ryzens praktisch nutzlos.
Damit wäre ich wieder bei der meinerseits Vermuteten CCD Ausführungen mit 16 vollen bzw. 32 kastrierten Kernen, wobei letztere im Desktop Umfeld keine Rolle spielen dürften. Eine vergleichbare Aufteilung gibt es bereits heute und mit viel Selektiverei könnte man für eine Sonderausführung vermutlich auch alle 36 Kerne des CCDs bei sehr kleinen Stückzahlen nutzen. Genau das schließt aber auch den Desktop Einsatz praktisch aus womit die Basis des Videos praktisch für die Tonne wäre.
Könnte es dennoch AM5 Modelle mit den CCDs der kastrierten Kernausführung geben und damit eine entsprechende Kompatibilität des IODs rechtfertigen? Durchaus denn es gibt schließlich auch AM5 EPYCs und für eine entsprechende Nachfrage könnte man sich diese Option offen behalten wollen. Die Wahrscheinlichkeit das es eine solche Nachfrage gibt dürfte aber sehr gering sein, die einer 36 Kern CCD Ausführung eher gleich 0.
Edit:
Prinzipiell ließe die Aufteilung auf 16 und 36 Core CCDs aber auch noch eine andere Interpretation zu, nämlich dass die 36 Core Ausführung die Einzige ist die (so sehr) auf Stapelcache setzt, dieser aber in der Fertigung so anfällig ist das 4 Reservekerne eingeplant werden müssen um auf eine brauchbare Ausbeute zu kommen.
Zuletzt bearbeitet:
Maverick-F1
Grand Admiral Special
Deine Meinung - ich sehe das nicht ganz so "dunkelschwarz"... 
Es gibt viele Variablen in der Gleichung - sicherlich auch der Wettbewerb - aber selbst wenn es am Ende "nur" der angesprochene Einsatz im Embedded-Umfeld wäre (und/oder Yield-geschulded mit einigen Kernen weniger), so finde ich die Möglichkeit(!) allein durchaus interessant. Wir werden sehen, was kommt (oder auch nicht).
Es gibt viele Variablen in der Gleichung - sicherlich auch der Wettbewerb - aber selbst wenn es am Ende "nur" der angesprochene Einsatz im Embedded-Umfeld wäre (und/oder Yield-geschulded mit einigen Kernen weniger), so finde ich die Möglichkeit(!) allein durchaus interessant. Wir werden sehen, was kommt (oder auch nicht).
