News DRAM Rowhammer Bug - Bit-Kippen lässt sich durch bestimme Speicherzugriffe provozieren.
- Ersteller BoMbY
- Erstellt am
User-News
Von BoMbY
Hinweis: Diese "User-News" wurde nicht von der Planet 3DNow! Redaktion veröffentlicht, sondern vom oben genannten Leser, der persönlich für den hier veröffentlichten Inhalt haftet.Das ist echt mal wieder eine krasse Sache: Anscheinend können bestimmte Muster von Lesezugriffen dazu führen, dass Bits in benachbarten DRAM-Speicherzellen kippen.
Das ganze basiert auf einem Paper von 2014 - da hat das bei 110 von 129 getesteten Modulen auf verschiedenen Intel und AMD Systemen funktioniert.
Und natürlich hat auch schon jemand rausgefunden wie man das effektiv für eine Privilege Escalation nutzen kann.
Das Problem muss wohl schon länger bekannt sein, da einige RAM-Hersteller scheinbar Vorkehrungen dagegen eingebaut haben. Und auch der neuste JEDEC-Standard für LPDDR4 deutet darauf hin. ECC-Ram dürfte wohl die Bit-Fehler korrigieren, wenn sie denn überhaupt auftreten. Im Moment gibt es aber keine Übersicht welche Systeme oder Speichermodule genau betroffen sein können. Das Problem nachträglich zu beheben dürfte schwierig bis unmöglich sein - es gibt jedenfalls kein einfaches Mittel, da der Fehler in der Hardware auftritt.
Edit: Jetzt auch bei Golem:
Edit2: Und nun auch bei Heise:
Das ganze basiert auf einem Paper von 2014 - da hat das bei 110 von 129 getesteten Modulen auf verschiedenen Intel und AMD Systemen funktioniert.
Und natürlich hat auch schon jemand rausgefunden wie man das effektiv für eine Privilege Escalation nutzen kann.
Das Problem muss wohl schon länger bekannt sein, da einige RAM-Hersteller scheinbar Vorkehrungen dagegen eingebaut haben. Und auch der neuste JEDEC-Standard für LPDDR4 deutet darauf hin. ECC-Ram dürfte wohl die Bit-Fehler korrigieren, wenn sie denn überhaupt auftreten. Im Moment gibt es aber keine Übersicht welche Systeme oder Speichermodule genau betroffen sein können. Das Problem nachträglich zu beheben dürfte schwierig bis unmöglich sein - es gibt jedenfalls kein einfaches Mittel, da der Fehler in der Hardware auftritt.
Edit: Jetzt auch bei Golem:
Edit2: Und nun auch bei Heise:
Zuletzt bearbeitet:
Complicated
Grand Admiral Special
Nur gut, dass HBM ECC-fähig ist 
Nun muss AMD nur schnell APUs mit HBM bringen
Nun muss AMD nur schnell APUs mit HBM bringen
Jedes Mal, wenn drSeehas gefordert hat, dass Intel den ECC-Support seiner Sockel 1150 Plattformen ausbauen beziehungsweise AMD für seine Sockel FM2+ Plattform überhaupt erst einen ECC-Support einführen sollte, hieß es von einigen Stimmen, das diese Forderung maßlos übertrieben wäre. Meldungen, wie solche zeigen jedoch, dass diese Forderung nur allzu berechtigt ist. Beim Sockel AM2/AM3 hatte AMD einst eine Vorreiterrolle inne, weil alle Athlons und Phenoms die Fehlerkorrektur von den Opterons übernommen haben. Diese Vorreiterrolle hat man ohne triftigen Grund aufgegeben. Das kann sich rächen, denn so haben einige Nutzer (mich eingeschlossen) bisher einen Bogen um die APUs gemacht, weil Datensicherheit ein Punkt ist, der nicht verhandel- oder abdingbar ist. Leider wird sich der Sockel FM2+ nicht nachträglich kompatibel zu ECC-RAM gestalten lassen, weil das Pinlayout nur einen (2x) 64-Bit breiten Datenbus für den DRAM vorsieht. Erforderlich wären bei klassischem ECC dagegen (2x) 72-Bit.
Natürlich sind Angriffe, wie der oben geschilderte, nicht an der Tagesordnung und werden es womöglich nie sein, aber sie zeigen das grundsätzliche Problem auf, dass ein solch neuralgischer Punkt, wie der Hauptspeicher bei vielen Desktop Systemen, nicht abgesichert ist. Der dafür nötige Aufwand wäre auf Seiten der CPU gering und die Mehrkosten beim Speicher selbst lassen sich mit 12,5% ziemlich genau beziffern. Trotzdem enthalten AMD und Intel der breiten Masse ECC-RAM als vermeintliches "Serverfeature" vor. In Zeiten immer weiter sinkender Strukturgrößen, wird der Ruf nach ECC-RAM berechtigterweise immer größer. Die Größe der einzelnen DRAM Zellen schrumpft immer weiter und damit steigt die Anfälligkeiten für das Kippen von Bits durch äußere Einflüsse. Kommt noch eine hohe Frequenz hinzu, wie bei DDR3-1866 aufwärts, sind Speicherfehler beinah schon vorprogrammiert. Ein Risiko über das viel zu wenig Aufklärung herrscht. Die Anwender sind sich des Russischen Roulette nicht bewusst.
Natürlich sind Angriffe, wie der oben geschilderte, nicht an der Tagesordnung und werden es womöglich nie sein, aber sie zeigen das grundsätzliche Problem auf, dass ein solch neuralgischer Punkt, wie der Hauptspeicher bei vielen Desktop Systemen, nicht abgesichert ist. Der dafür nötige Aufwand wäre auf Seiten der CPU gering und die Mehrkosten beim Speicher selbst lassen sich mit 12,5% ziemlich genau beziffern. Trotzdem enthalten AMD und Intel der breiten Masse ECC-RAM als vermeintliches "Serverfeature" vor. In Zeiten immer weiter sinkender Strukturgrößen, wird der Ruf nach ECC-RAM berechtigterweise immer größer. Die Größe der einzelnen DRAM Zellen schrumpft immer weiter und damit steigt die Anfälligkeiten für das Kippen von Bits durch äußere Einflüsse. Kommt noch eine hohe Frequenz hinzu, wie bei DDR3-1866 aufwärts, sind Speicherfehler beinah schon vorprogrammiert. Ein Risiko über das viel zu wenig Aufklärung herrscht. Die Anwender sind sich des Russischen Roulette nicht bewusst.
Complicated
Grand Admiral Special
Dem kann ich uneingeschränkt zustimmen. Es wird Zeit diese Sicherheit auch für Desktop zum Standard zu machen. Vor allem bei immer weiter steigenden RAM-Größen die in Systemen verbaut werden.
