FB-DIMM. UneigennützigerSegen oder Kampfansage?
- Ersteller Bokill
- Erstellt am
@Treverer
Aber der Link zum Forum ist ganz nett
http://www.memforum.org/memorybasics/
Da ist auch das besagte Video drin
sowie weitere Infos zu DDR2 PDF
MFG Bokill
Doch doch ... frage bitte nur nicht in welchem Ordner
Aber der Link zum Forum ist ganz nett
http://www.memforum.org/memorybasics/
Da ist auch das besagte Video drin
sowie weitere Infos zu DDR2 PDF
MFG Bokill
Zuletzt bearbeitet:
HenryWince
Vice Admiral Special
- Mitglied seit
- 06.08.2003
- Beiträge
- 673
- Renomée
- 23
@mtb][sledgehammer
> Ich habe mir nun überlegt, was der größte Vorteil dieser Technologie ist. Und der ist es, möglichst viel RAM mit möglichst großer Bandbreite mit einem einzigen Chip zu verbinden.
... und dabei mit möglichst wenigen Leitungen auszukommen
> Für mich klingt das ein wenig, als ob für Intel das Thema integrierter Speichercontroller uninteressant ist. Denn der integrierte Controller bietet genau diese Vorteile.
Du brauchst nach wie vor die Speicherkontroller Logik (=MCT in Hammerterminologie), was wegfällt bzw. ersetzt wird ist das physikalische Speicherinterface (=DCT in Hammerterminologie).
D.h. Intel muss entweder die Speicherkontroll-Logik in die CPU integrieren (extrem wahrscheinlich) oder nach wie vor in der NB belassen.
> Allerdings erspart man sich (beim intgrierten Controller) einen Extrachip, der Datenrateten von sehr vielen GB/s an CPUs weiterleiten muss.
Wobei sich dieser Nachteil mit PCIe als Chip-to-Chip Interface weniger ins Gewicht fällt.
> Die Frage ist nun, ob es sich für den Opteron lohnt, wenn man 200-300 Leitungen um den Sockel sparen kann.
Ja, und zwar dann, wenn der Bandbreitenbedarf des Opteron nicht mehr durch sein direktes Dual-Channel Speicherinterface gedeckt werden kann => Spätestens mit höher getakteten Dualcore-CPUs ist das der Fall. IMO spricht viel dafür das ein K10 mit 6 FB-Channels umgehen wird.
@p4z1f1st
> also, von DDR3 hab ich net ma eine Spec gehört/gelesen/ge-etc....
Kein Wunder, die Spec ist ja noch im entstehen. Das erste öffentliche Release wird es wohl gegen Ende 2005 geben. Siehe auch http://www.jedec.org/Home/press/press_release/ddriii.pdf
> btw hat einer nu irgendwelche Specs zu DDR3
Bisher sind folgende Infos durchgesickert (alles Preliminary):
- Senkung der Betriebsspannung auf 1.5 - 1.2V (=> Energieersparnis)
- On-DIE-Termination mit Pseudo-Open-Drain (POD) Technik (=> geringere statische Verlustleistung durch Terminierung)
- Unidirectional R/W-Strobes (=> kürzere Preamble)
- Nur noch Interleaved Mode, kein Sequential Output Mode mehr (=> einfachere Speicherkontroller-Logik)
- SLT (Short-Loop-Through) Technik für Daisychaining von bis zu 8 Speichermodulen pro Kanal (=> Noise Reduction; höherer Speicherausbau).
- DDR-III Chips sollen erst mal mit Datentransferraten von 800Mbits/s auf den Markt kommen, später soll die Datenrate dann auf 1.5Gbits/s steigen.
- Die Speicherdichte der ersten DDR-III Generation wird mit hoher Wahrscheinlichkeit bei 4Gbits liegen.
> Ich habe mir nun überlegt, was der größte Vorteil dieser Technologie ist. Und der ist es, möglichst viel RAM mit möglichst großer Bandbreite mit einem einzigen Chip zu verbinden.
... und dabei mit möglichst wenigen Leitungen auszukommen
> Für mich klingt das ein wenig, als ob für Intel das Thema integrierter Speichercontroller uninteressant ist. Denn der integrierte Controller bietet genau diese Vorteile.
Du brauchst nach wie vor die Speicherkontroller Logik (=MCT in Hammerterminologie), was wegfällt bzw. ersetzt wird ist das physikalische Speicherinterface (=DCT in Hammerterminologie).
D.h. Intel muss entweder die Speicherkontroll-Logik in die CPU integrieren (extrem wahrscheinlich) oder nach wie vor in der NB belassen.
> Allerdings erspart man sich (beim intgrierten Controller) einen Extrachip, der Datenrateten von sehr vielen GB/s an CPUs weiterleiten muss.
Wobei sich dieser Nachteil mit PCIe als Chip-to-Chip Interface weniger ins Gewicht fällt.
> Die Frage ist nun, ob es sich für den Opteron lohnt, wenn man 200-300 Leitungen um den Sockel sparen kann.
Ja, und zwar dann, wenn der Bandbreitenbedarf des Opteron nicht mehr durch sein direktes Dual-Channel Speicherinterface gedeckt werden kann => Spätestens mit höher getakteten Dualcore-CPUs ist das der Fall. IMO spricht viel dafür das ein K10 mit 6 FB-Channels umgehen wird.
@p4z1f1st
> also, von DDR3 hab ich net ma eine Spec gehört/gelesen/ge-etc....
Kein Wunder, die Spec ist ja noch im entstehen. Das erste öffentliche Release wird es wohl gegen Ende 2005 geben. Siehe auch http://www.jedec.org/Home/press/press_release/ddriii.pdf
> btw hat einer nu irgendwelche Specs zu DDR3
Bisher sind folgende Infos durchgesickert (alles Preliminary):
- Senkung der Betriebsspannung auf 1.5 - 1.2V (=> Energieersparnis)
- On-DIE-Termination mit Pseudo-Open-Drain (POD) Technik (=> geringere statische Verlustleistung durch Terminierung)
- Unidirectional R/W-Strobes (=> kürzere Preamble)
- Nur noch Interleaved Mode, kein Sequential Output Mode mehr (=> einfachere Speicherkontroller-Logik)
- SLT (Short-Loop-Through) Technik für Daisychaining von bis zu 8 Speichermodulen pro Kanal (=> Noise Reduction; höherer Speicherausbau).
- DDR-III Chips sollen erst mal mit Datentransferraten von 800Mbits/s auf den Markt kommen, später soll die Datenrate dann auf 1.5Gbits/s steigen.
- Die Speicherdichte der ersten DDR-III Generation wird mit hoher Wahrscheinlichkeit bei 4Gbits liegen.
derDUKE
Grand Admiral Special
Der Hauptunterschied wird wohl sein, dass der GraKa-RAM (elektrisch) wesentlich kürzer angebunden ist und somit die "Achillesferse" Latenzen wegfällt.
Aber genaueres können sicher die geeks sagen.
Aber genaueres können sicher die geeks sagen.
Original geschrieben von derDUKE
Der Hauptunterschied wird wohl sein, dass der GraKa-RAM (elektrisch) wesentlich kürzer angebunden ist und somit die "Achillesferse" Latenzen wegfällt.
Aber genaueres können sicher die geeks sagen.
Ja also ich meine jetzt wirklich die Chips selbst. Klar sind bei RAM-Modulen die Leitungen deutlich länger und die Daten werden komplizierter durchgeschleust..
HenryWince
Vice Admiral Special
- Mitglied seit
- 06.08.2003
- Beiträge
- 673
- Renomée
- 23
@RavenTS
> Kann man eigentlich DDR2-Speicher auf GraKas mit DDR2 auf RAMs vergleichen bzw welche Unterschiede gibts da.?
Prinzipiell ist die Technologie die gleiche, aber da GDDR2 Chips schon lange vor der Verabschiedung der DDR-II Spec auf dem Markt waren gibt es verschiedene inkompatible Versionen davon. Hauptsächlich findet man die Unterschiede bei der Clock distribution und bei der Versorgungsspannung, da gibt es z.B. GDDR2 Parts die Single DQS haben und andere die differential DQS verwenden. Das wird bei GDDR3 besser sein, da haben sich die Hersteller schon auf eine Spec geeinigt. Ein wesentlicher Unterschied von GDDR3 zu DDR3 ist die Versorgunsspannung: 1.8V vs. 1.2-1.5V
Das die Speicherchips schäf
BTW. Das GDDR2 und GDDR3 schneller getaktet werdern können (=> höhere Bandbreite) liegt daran, daß sie nur Point-to-Point verschaltet werden. D.h. dafür man DIMMs statt fest eingelöteter Chips in PC's als Hauptspeicher verwendet zahlt man einen Bandbreitenpreis von fast 50%.
> Kann man eigentlich DDR2-Speicher auf GraKas mit DDR2 auf RAMs vergleichen bzw welche Unterschiede gibts da.?
Prinzipiell ist die Technologie die gleiche, aber da GDDR2 Chips schon lange vor der Verabschiedung der DDR-II Spec auf dem Markt waren gibt es verschiedene inkompatible Versionen davon. Hauptsächlich findet man die Unterschiede bei der Clock distribution und bei der Versorgungsspannung, da gibt es z.B. GDDR2 Parts die Single DQS haben und andere die differential DQS verwenden. Das wird bei GDDR3 besser sein, da haben sich die Hersteller schon auf eine Spec geeinigt. Ein wesentlicher Unterschied von GDDR3 zu DDR3 ist die Versorgunsspannung: 1.8V vs. 1.2-1.5V
Das die Speicherchips schäf
BTW. Das GDDR2 und GDDR3 schneller getaktet werdern können (=> höhere Bandbreite) liegt daran, daß sie nur Point-to-Point verschaltet werden. D.h. dafür man DIMMs statt fest eingelöteter Chips in PC's als Hauptspeicher verwendet zahlt man einen Bandbreitenpreis von fast 50%.
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Mit GDDR3-Chips als L3-Cache hört sich doch mein Vorschlag gleich viel schöner an.
Z.B. wird der Speicher der Gainward Ultra2400 GLH wie folgt betrieben:
1,6ns bei 600MHz realem Takt also DDR3-1200
256MB direkt auf das Board gelötet, nahe dem Sockel und die Latenzen des FB-DIMM würden nicht mehr stören.
Grüße,
Tom
HenryWince
Vice Admiral Special
- Mitglied seit
- 06.08.2003
- Beiträge
- 673
- Renomée
- 23
> [DDR als L3 Cache] Mit GDDR3-Chips als L3-Cache hört sich doch mein Vorschlag gleich viel schöner an.
Ihr vergesst, dass zu einem Cache nicht nur der normale Speicher für die Daten gehört, sondern auch noch Speicher für die Tags und die Vergleichslogik.
Beim Zugriff kostet das Auslesen der Tag-Rams und die Komperatorlogik Zeit....
Ein Athlon64 mit DDR400 hat eine durchschnittliche Speicherlatenz von ca. 50ns.
Wenn besagter GDDR3 Speicher wirklich 3x schneller laeuft (unrealistisch weil keine 2-2-2 Speichertimings möglich sind) würde die Speicherzugriffslatenz zwar auf ~17ns fallen, aber da ihr das ja als Cache verwenden wollt sieht die Sache dann anders aus:
Im Best Case (=Hit, CS, etc) kommt man dann auf eine Speicherlatenz L = n x (17 ns + Komperatorlaufzeit) + 17ns. Wobei n auch noch abhängig von der Cachearchitektur (Direct-Mapped, n-way assoziativ) ist (und n>=1). Für den simpelsten Fall eines Directmaped-Cache kommt man dann auf > 34ns.
Im Worst Case (=Miss) sieht das Ganze viel schlechter aus, denn dann darf die CPU erst mal warten bis der L3 einen Miss meldet und kann dann erst auf Hauptspeicher zugreifen. D.h. die Latenz steigt auf > 50+17ns.
So jetzt könnt ihr die Hitrate mal abschätzen und dann ausrechnen, wieviel Performance euch dieser Cache bringt/kostet
Ihr vergesst, dass zu einem Cache nicht nur der normale Speicher für die Daten gehört, sondern auch noch Speicher für die Tags und die Vergleichslogik.
Beim Zugriff kostet das Auslesen der Tag-Rams und die Komperatorlogik Zeit....
Ein Athlon64 mit DDR400 hat eine durchschnittliche Speicherlatenz von ca. 50ns.
Wenn besagter GDDR3 Speicher wirklich 3x schneller laeuft (unrealistisch weil keine 2-2-2 Speichertimings möglich sind) würde die Speicherzugriffslatenz zwar auf ~17ns fallen, aber da ihr das ja als Cache verwenden wollt sieht die Sache dann anders aus:
Im Best Case (=Hit, CS, etc) kommt man dann auf eine Speicherlatenz L = n x (17 ns + Komperatorlaufzeit) + 17ns. Wobei n auch noch abhängig von der Cachearchitektur (Direct-Mapped, n-way assoziativ) ist (und n>=1). Für den simpelsten Fall eines Directmaped-Cache kommt man dann auf > 34ns.
Im Worst Case (=Miss) sieht das Ganze viel schlechter aus, denn dann darf die CPU erst mal warten bis der L3 einen Miss meldet und kann dann erst auf Hauptspeicher zugreifen. D.h. die Latenz steigt auf > 50+17ns.
So jetzt könnt ihr die Hitrate mal abschätzen und dann ausrechnen, wieviel Performance euch dieser Cache bringt/kostet
rkinet
Grand Admiral Special
http://www.hardtecs4u.com/?id=1098733175,14679,ht4u.php
2006, wohl Anfang
Dual-Core Server
DDR3 o. DDR2
Tulsa für das zweite Halbjahr 2006 //Dual-Core 65nm.
Gerücht oder real ?
2006, wohl Anfang
Dual-Core Server
DDR3 o. DDR2
Tulsa für das zweite Halbjahr 2006 //Dual-Core 65nm.
Gerücht oder real ?
@rkinet
Ob dies nun nur ein Gerücht ist, oder doch mehr, kann ich nicht beantworten. Aber die Stimmen, dass schon 2005 FB-DIMM zu erwarten ist, sind so vom Tisch!
Wenn man dann noch einen Hauch Verzögerung einbaut, so könnte doch was dran sein. FB-DIMM ist ja recht flexibel für die Speicherchiptechnologie. FB-DIMM ermöglicht verschiedenste Speicherchips zu nutzen, ohne dass damit ein sofortiger Schnittstellenwechsel erzwungen wird ...
Enscheidend an FB-DIMM ist ja der Schnittstellen-Chip auf dem Speicherriegel selber! Warum bis dahin nicht DDR3 ... wenn dadurch Fortschritte zu erwarten sind?
Bis dahin hat DDR2 eine gewisse Lebenchance. Und mit dem K9 bzw. dem K10 (wer ist nun der wahre Windhund? ) ist dann auch eine andere I/O Technologie und CPU-Sockel angesagt (und weniger Pins/Kontakte werden es sicherlich nicht werden -> elendige Sockel 90x Diskussion).
Absehbar erscheint auch, dass ab 2006/7 Multicore standard sein könnte. Möglicherweise mit SMT. Diese Konzepte schreien nach parallelen Datenströmen, die Latenz könnte demgegenüber etwas "unwichtiger" werden.
MFG Bokill
Ob dies nun nur ein Gerücht ist, oder doch mehr, kann ich nicht beantworten. Aber die Stimmen, dass schon 2005 FB-DIMM zu erwarten ist, sind so vom Tisch!
Wenn man dann noch einen Hauch Verzögerung einbaut, so könnte doch was dran sein. FB-DIMM ist ja recht flexibel für die Speicherchiptechnologie. FB-DIMM ermöglicht verschiedenste Speicherchips zu nutzen, ohne dass damit ein sofortiger Schnittstellenwechsel erzwungen wird ...
Enscheidend an FB-DIMM ist ja der Schnittstellen-Chip auf dem Speicherriegel selber! Warum bis dahin nicht DDR3 ... wenn dadurch Fortschritte zu erwarten sind?
Bis dahin hat DDR2 eine gewisse Lebenchance. Und mit dem K9 bzw. dem K10 (wer ist nun der wahre Windhund? ) ist dann auch eine andere I/O Technologie und CPU-Sockel angesagt (und weniger Pins/Kontakte werden es sicherlich nicht werden -> elendige Sockel 90x Diskussion).
Absehbar erscheint auch, dass ab 2006/7 Multicore standard sein könnte. Möglicherweise mit SMT. Diese Konzepte schreien nach parallelen Datenströmen, die Latenz könnte demgegenüber etwas "unwichtiger" werden.
MFG Bokill
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
http://www.hkepc.com/bbs/viewthread.php?tid=235855
Bild: http://www.hkepc.com/bbs/attachments/IyS6_necfbdimm.jpg (lädt langsam)
Hier bestätigt sich, daß der DDR-II Socket weiterverwendet wird.
Meiner Meinung nach strebt Intel ein Kombi-Design von DDR-II und FB-Controller an, das dann eben auch DDR-II ansteuern kann - vielleicht mit geringer Vcc.
Die Vcc Absenkung auf PCIe (bzw. ähnlich HTr) Niveau ist wohl der Hauptunterschied zwischen konvetionellen Konzepten und dem FB-DIMM.
Die DRAM-Chips sind über kurze Entfernungen mit dem FB-DIMM Kontroller verbunden und können mit 1,8 V und einem simplen Protokoll atbeiten.
Die FB-DIMM Kontroller arbeiten mit deutlich abgesenkter Spannung, also höheren Taktraten.
Das Protokoll ist komplexer und man kann Fehlerkorrektur bzw. einen intelligente elektrische Verbindung (variable Abschlusswiderstände etc.) integrieren.
FB-DIMM und DDR-II wären dann ein Paket, daß Intel vielleicht auch schon 2005 mit den nächsten Chipsätzen für So.775 / Dual-Core geeignet einführt.
Im Prinzip ist FB-DIMM eine Variante von PCIe und somit Standard-Technologie für Intel.
Für AMD wäre diese Technik auch gut umsetbar, wobei die im schlimmsten Falle eben spezielle DDR-II/FB-DIMM CPUs bringen müßten.
Allerdings könnte ich mir gut vorstellen, daß AMD Kombicontroller für DDR-I/DDR-II/FB-DIMM anbieten würde, da die größten eletrischen Unterschiede beim Übergang DDR-I u DDR-II erfolgen, was aber beherrschbar ist.
Latenzzeit und FB-DIMM ?
Wahrscheinlich ist eher das DRAM, als das FB-DIMM Design hier bestimmend.
Ein FB-DIMM mit DDR-III/800 dürfte aber nicht schlechter wie DDR-I 400 sein.
Bild: http://www.hkepc.com/bbs/attachments/IyS6_necfbdimm.jpg (lädt langsam)
Hier bestätigt sich, daß der DDR-II Socket weiterverwendet wird.
Meiner Meinung nach strebt Intel ein Kombi-Design von DDR-II und FB-Controller an, das dann eben auch DDR-II ansteuern kann - vielleicht mit geringer Vcc.
Die Vcc Absenkung auf PCIe (bzw. ähnlich HTr) Niveau ist wohl der Hauptunterschied zwischen konvetionellen Konzepten und dem FB-DIMM.
Die DRAM-Chips sind über kurze Entfernungen mit dem FB-DIMM Kontroller verbunden und können mit 1,8 V und einem simplen Protokoll atbeiten.
Die FB-DIMM Kontroller arbeiten mit deutlich abgesenkter Spannung, also höheren Taktraten.
Das Protokoll ist komplexer und man kann Fehlerkorrektur bzw. einen intelligente elektrische Verbindung (variable Abschlusswiderstände etc.) integrieren.
FB-DIMM und DDR-II wären dann ein Paket, daß Intel vielleicht auch schon 2005 mit den nächsten Chipsätzen für So.775 / Dual-Core geeignet einführt.
Im Prinzip ist FB-DIMM eine Variante von PCIe und somit Standard-Technologie für Intel.
Für AMD wäre diese Technik auch gut umsetbar, wobei die im schlimmsten Falle eben spezielle DDR-II/FB-DIMM CPUs bringen müßten.
Allerdings könnte ich mir gut vorstellen, daß AMD Kombicontroller für DDR-I/DDR-II/FB-DIMM anbieten würde, da die größten eletrischen Unterschiede beim Übergang DDR-I u DDR-II erfolgen, was aber beherrschbar ist.
Latenzzeit und FB-DIMM ?
Wahrscheinlich ist eher das DRAM, als das FB-DIMM Design hier bestimmend.
Ein FB-DIMM mit DDR-III/800 dürfte aber nicht schlechter wie DDR-I 400 sein.
rkinet
Grand Admiral Special
http://www.tecchannel.de/hardware/1341/index.html
JEDEC verabschiedet BIS 2005 in Zusammenarbeit bis 2005 den neuen FB-DIMM Standard - Daten s. Link
Intel AMFANG 2005 mit ersten Modellen http://www.tecchannel.de/hardware/1341/9.html
Nur weil 2005 ein Standard existiert bedeutet dies noch lange nicht deren Marktausbreitung.
Hättest du den Text weiter gelesen so hättest du auch dieses gesehen ...
http://www.tecchannel.de/hardware/1341/9.html
Aber es ist schon von der Verdrahtung ein vielversprechender Standard keine Frage ... Routingvergleich auf dem Mainboard.
Das bedeutet einen entscheidenden Schritt, weg vom alten parallelen Konzept hin zum seriellen Bus.
http://www.tecchannel.de/hardware/1341/8.html
Aber deswegen habe ich ja den Thread gestartet, da nun ein konkurrierender Kontroller zu AMD interner On-Die Lösung auf dem Markt plaziert wird. Das K8 Konzept mit der extrem kurzen Verbindung wird damit unterwandert. Andererseits wird mit diesem Konzept ermöglicht gigantische Speichervolumen damit anzusteuern.
Schematischer Aufbau AMB: Verteilung der Daten auf dem Modul
MFG Bokill
Zuletzt bearbeitet:
Von den fleissigen Junxx von
aber schon etwas älter ... war aber geschrieben worden von P3D Member BlackBirdSR.
Mit Intels FB-DIMMs in die (Server-)Zukunft?
gruenmuckel hatte vor geraumer Zeit ja eine Meldung zu der News von hardtecs4u gepostet. ->
Elpida liefert frühe FB-DIMM-Muster aus
Nachtrag: Samsung ist auch dabei
Samsung develops Fully-Buffered DIMM for next generation Servers and Workstations
http://www.samsung.com/Products/Semiconductor/News/DRAM/images/041126_fb_dimm.jpg
auch mit DDR3 -> Samsung Electronics Produces World's First Working Prototype of Next Generation of Computer Memory – DDR3
MFG Bokill
aber schon etwas älter ... war aber geschrieben worden von P3D Member BlackBirdSR.
Mit Intels FB-DIMMs in die (Server-)Zukunft?
gruenmuckel hatte vor geraumer Zeit ja eine Meldung zu der News von hardtecs4u gepostet. ->
Elpida liefert frühe FB-DIMM-Muster aus
THX gruenmuckel
Nachtrag: Samsung ist auch dabei
Samsung develops Fully-Buffered DIMM for next generation Servers and Workstations
http://www.samsung.com/Products/Semiconductor/News/DRAM/images/041126_fb_dimm.jpg
auch mit DDR3 -> Samsung Electronics Produces World's First Working Prototype of Next Generation of Computer Memory – DDR3
Die sind bei jeder Party dabei.
MFG Bokill
Zuletzt bearbeitet:
Braucht der Massenmarkt 2005 überhaupt DDR2 als Massenstandard überhaupt?
http://www.xbitlabs.com/news/chipsets/display/20041223054949.html
http://www.digitimes.com/mobos/a20041223A2003.html
Der i915 ist ja der Massenchipsatz, der auch gut mit DDR1 klar kommt. Für einen Massenstandard braucht es aber auch eine Massenbasis. Der i925 ist dann so etwas wie eine Technologiestudie.
Die Mechnik und die Form von DDR2 übernimmt ja FB-DIMM, nur dass bei FB-DIMM nicht alle Pins beschaltet sind. Von den 240 Kontaktpins werden dann lediglich bei FB-DIMM nicht mal 70 genutzt.
Und AMD biegt sich vor lachen, und kann sich mit ihrer konservativen PR für DDR2 auf die Schenkel klopfen. Wer promotete da PC133 und DDR1?
MFG Bokill
http://www.xbitlabs.com/news/chipsets/display/20041223054949.html
http://www.digitimes.com/mobos/a20041223A2003.html
Der i915 ist ja der Massenchipsatz, der auch gut mit DDR1 klar kommt. Für einen Massenstandard braucht es aber auch eine Massenbasis. Der i925 ist dann so etwas wie eine Technologiestudie.
Die Mechnik und die Form von DDR2 übernimmt ja FB-DIMM, nur dass bei FB-DIMM nicht alle Pins beschaltet sind. Von den 240 Kontaktpins werden dann lediglich bei FB-DIMM nicht mal 70 genutzt.
Und AMD biegt sich vor lachen, und kann sich mit ihrer konservativen PR für DDR2 auf die Schenkel klopfen. Wer promotete da PC133 und DDR1?
MFG Bokill
rkinet
Grand Admiral Special
Nun, die neuen preiswerten i915GL und i915PL geben schon eine Vorgabe für DRAM-Produzenten.
DDR-I 400 wird so 2005 das absolut markt-dominierende Produkt sein.
Bei Intel für Celerone oder Business-P4. Ein P4 mit FSB533, onboard-Grafik und Dual-Channel DDR-I 400 ergibt im Vergleich zu einer DDR-II Lösung sicherlich keine groß meßbaren Performanceunterschiede.
Interessant wird DDR-II nur beim P-M, wobei man hier auch noch Benchmarks und auch den Stromverbrauch durch Umstellung auf Dual-Channel DDR-II / FSB533 abwarten muss.
AMD hat bzgl. Kosten für die PC-Fertiger und Performance eher Vorteile durch DDR-I 400 statt DDR-II 533. Auch bei So.939, onboard-Grafik und Dual-Channel DDR-400 sind keine Performance-Enpässe zu erwarten, was gerade im neune Zielmarkt 'Business-PC' positiv ist.
Ansonsten dürfte 2005 eher die Domäne von SLI u.ä. sowie Dual-Core werden und das DDR-II Thema kaum eine Rolle spielen.
Per FB-DIMM wird eh die Technologie der DRAMs (DDR-II, -III u.ä.) für den User nur noch indirekt Bedeutung haben, aber wohl eher alles so 2006 ff.
Der Zug rollt.
Micron stellte am 10.01.2005 FB-DIMM vor, die auf DDR2-667 Speicher basieren.
Micron Enables Servers With Industry's First PC2-5300 FBDIMMs
MFG Bokill
Micron stellte am 10.01.2005 FB-DIMM vor, die auf DDR2-667 Speicher basieren.
Micron Enables Servers With Industry's First PC2-5300 FBDIMMs
Es sieht so aus, dass alle Speicherhersteller auf FB-DIMM als Nachfolgerstandard für DDR1/DDR2 RAM setzen. Wobei DDR2 und FB-DIMM nicht zwingend Konkurrenten sind, die Mechanik vom FB-DIMM entspricht dem DDR2 Speicherrigel.
MFG Bokill
Zuletzt bearbeitet:
PuckPoltergeist
Grand Admiral Special
Davon abgesehen löst FB-DIMM ja DDR1/2/3 nicht ab, sondern ändert nur die Schnittstelle zum System. Die eigentlichen Speicherchips werden weiterhin DDR2/3 sein, nur bekommt das System davon nix mehr mit.
@RavenTS
Der Witz ist ja, dass sogar mit dem FB-DIMM Konzept auch abweichende Standards neben DDR2/DDR2 erlaub(t)/[en könnte]. Da bildet ja der AMB-Chip die Schnittstelle zum Mainboardchipsatz.
MFG Bokill
Gute Frage, so weit ich die Links durchgearbeitet habe, stellen dies nicht unbedingt Micron, Elpida und Co selber her, sondern Firmen wie NEC, NEC-Meldung zur IDF 2004 vom 07 Sept. stellen den AMB-Baustein her ... aber auch Speicherhersteller selber basteln dran, siehe Infineon. Aber auch alte Bekannte wie idt könnten wieder frische Luft bekommen (Erfinder des des Vorläufers vom C3/C5).
Der Witz ist ja, dass sogar mit dem FB-DIMM Konzept auch abweichende Standards neben DDR2/DDR2 erlaub(t)/[en könnte]. Da bildet ja der AMB-Chip die Schnittstelle zum Mainboardchipsatz.
MFG Bokill
Zuletzt bearbeitet:
IDT, ehemalige Winchipmacher oder?! Wurden die nicht von VIA gekauft, oder etwa nur deren Designs (die ja im C3 und allen Nachfolgern steckt)
Sprich die Hersteller der Chips könnten auch eigene Controller bauen und dann quasi die Module komplett selbst zusammenbauen...
@RavenTS
ACHTUNG! Selbstreferenzierender Bokill-Link -> Interview mit dem Centaur Chefentwickler Glenn Henry aus Frisches VIA Blut?! Perspektiven?!
Direktlink zu dem Interview mit Glenn Henry
Linuxdevices
So sieht`s aus, wenn sie die Erfahrung haben Mikrokontroller zu bauen.
Hier noch mal der VIA CPU-Link
MFG Bokill
Ja idt hatte die Sparte CPU an VIA verkauft, die Firma idt blieb aber unabhängig von VIA. Tiefe Einblicke aus Entwicklersicht im selbstreferenzierenden Link unten.
ACHTUNG! Selbstreferenzierender Bokill-Link -> Interview mit dem Centaur Chefentwickler Glenn Henry aus Frisches VIA Blut?! Perspektiven?!
Direktlink zu dem Interview mit Glenn Henry
Jepp!
So sieht`s aus, wenn sie die Erfahrung haben Mikrokontroller zu bauen.Hier noch mal der VIA CPU-Link
MFG Bokill
Zuletzt bearbeitet:
Ähnliche Themen
