Das kalifornische Entwicklerunternehmen Rambus kündigt mit ein "Micro-Threading"-Verfahren an, das Zugriffe auf nicht zusammenhängende Datenblöcke deutlich beschleunigen soll ...
Micro-Threading soll sich auch in vorhandene DRAM-Kern-Designs integrieren lassen ...
Außerdem ist ein Memory Controller nötig, der Micro Threading beherrscht. Die Technik beschreibt Rambus so, dass statt eines herkömmlichen Zeilen- und Spalten-Adressierungszyklus (Row Address Select/RAS, Column Address Select/CAS) mehrere Micro-RAS- und Micro-CAS-Adresszyklen gleichzeitig an verschiedene Bereiche des segmentierten Speicherzellenfeldes innerhalb des DRAM-Chips gesendet werden. Der Zeitaufwand (also die Latenz) für diese Micro-RAS/CAS-Sequenzen soll nicht höher sein als für einen herkömmlichen Adressierungszyklus. Die einzeln adressierbaren Bereiche des Speicherchips antworten schließlich auf diese Adressanforderungen gleichzeitig und bündeln die ausgelieferten Daten zu einem einzigen Datenwort, das sie an den Speicher-Controller senden. ...