FUSION AMD's neue Klasse von x86er

Status
Für weitere Antworten geschlossen.
Hmmm .. komische Sache, vor Kurzem wurde doch noch gemeldet, dass sich Swift verzögert, und dafür gleich mit RV8xx Core kommt.

Aber auch egal, bei nem MCM Chip kann man die GPU ja ziemlich einfach austauschen ...

Zu dem Onion / Garlic Zeugs ... hört sich eigentlich fast nach nem Fake eines Witzboldes an. Falls es sich bewahrheiten sollte, dann ist das wohl das Gegenstück zum "Sideport" Anschluss, den man auch schon bei den RV770 X2 Karten / Chips hat. Da ist er zwar noch deaktiviert, aber der wird bis nächstes Jahr schon schon funktionieren. Prinzipiell dürfte das technisch nur nur ein PCIe Link mit Coherentprotokoll sein, eigentlich also QPI, nur sicherlich mit andrem Protokoll. So nen "PCIe" Link könnte man dann parallel zu den HT Links an die XBAR anschließen. Sollte kein Problem sein.
Die HT Links könnte dabei sogar komplett wegfallen, laut den Fusion Klötzchengrafiken gibts nur PCIe zur SB, sonst nichts. Gut möglich dass AMD dann da DIE Fläche einspart, und HTr gleich komplett abschafft.

Der Garlic ist einfach nur eine neue Version des Memory Controllers. Ähnlich wie beim Phenom der unganged Modus dazukam, um den Mehrkernbetrieb zu optimieren, kommt da halt jetzt irgendwelches Feintuning auf GPU Zugriffe.

Edit:
@N1truX:
Naja, frag dann vielleicht, was an den Gerüchten dran ist, dass Fusion verschoben wurde und mit RV8xx Kern kommt. Eventuell bekommst Du dann die Erlaubnis die Antwort zu veröffentlichen, falls alles nach der alten Roadmap mit RV7xx abläuft.

Ansonsten frag vielleicht, wie es mit Hypertransport beim Fusion ausschaut, ob das wirklich wegfällt, und wie es mit dem Teil im HPC Segment bestellt ist, d.h. ob etwas geplant ist. Prinzipiell ist Fusion ja eine Art Cell Prozessor, 1-2 x86 Kerne und dazu mehrere "dumme/einfache" Shaderprozessoren.

ciao

Alex
 
Zuletzt bearbeitet:
Also ich hab jetzt mal versucht mich etwas einzulesen, allerdings Fehöt mir irgenwie häufiger mal der Zusammenhang.

1.)
Der Vorteil beschränkt sich momentan alleine auf die Anbindung und die Nutzung gleicher Komponenten oder? Die Architektur ist "einfach" beides Zusammengebabbt.

Würde bei der Anbindung einer weiteren externen Grafikkarte nicht der "interne Vorteil" durch zusätzliche Latenz aufgehoben?

2.)
Wie wirkt sich denn ein gemeinsamer Speichercontroller aus? müsste der nicht signifikant potenter sein als bisherige Lösungen?

3.)
Es ist momentan Möglich, Berechnungen auf die Grafikkarte auszulagern? (wissenschaftliche Arbeiten)
Nutzt der Swift, für entsprechende Berechnungen nur die CPU b.z.w. GPU Anteile oder lagert der eventuell aus. Um so flexibler auf die Anforderungen zu reagieren?
 
@Nitrux

Was mir noch spontan einfallen würde wäre, ob AMD plant im Bereich der Compiler sich stärker zu engagieren, da hier doch oft der Intelcompiler benutzt wird, und dieser AMD-CPUs benachteiligt. In diesem Zusammenhang wäre es vielleicht auch interessant die CPUID und den Namestring bei den Blackeditions veränderbar zu machen, damit der *gemeine* Tweaker für bestimmte Anwendungen selber Hand anlegen kann um der Software ne andere CPU vorzugaukeln.

gruß

cumec
 
@Nitrux

Was mir noch spontan einfallen würde wäre, ob AMD plant im Bereich der Compiler sich stärker zu engagieren, da hier doch oft der Intelcompiler benutzt wird, und dieser AMD-CPUs benachteiligt. In diesem Zusammenhang wäre es vielleicht auch interessant die CPUID und den Namestring bei den Blackeditions veränderbar zu machen, damit der *gemeine* Tweaker für bestimmte Anwendungen selber Hand anlegen kann um der Software ne andere CPU vorzugaukeln.

gruß

cumec
Das steht schon auf der Liste ;) Das Prob is halt, das nur wenig zeit ist und AMD extrem viel Produkte hat. Vom 45nm und Istanbul über RD800 (NB), Sockel AM3 und der neue Server Sockel, dann die Server Chipsätze, das 1MB L2 Cache Update des Phenom nächstes Jahr, den R800, den Fusion/Swift halt, Bulldozer kann man auch mal anschneiden und und und. Und schon bin ich bei 36 Fragen und 1.056 Wörtern gelandet ;)

@Opteron: Das mit dem RV8x0 Kern stand schon, das mit dem HT kommt dazu, das mit dem HPC hatte ich als abschließende Frage über die Zukunft "Wann arbeitet die int. GPU mit der CPu zusammen, arbeiten aufteilen, gpu für einfaches etc." zusammengefasst. Trotzdem THX für die HT Frage.


PS: Was is aus der CPU ID geschichte geworden? War 2 Wochen im Urlaub xD Wie kann man das eig. "manipulieren"? Die müssen es ja auch geschafft haben in dem Test^^
 
@Nitrux

Mich würde vor allem interessieren was aus dem Bulldozer geworden ist. Also ob er noch kommt und wenn ja wann (45nm/32nm/ganz spät).

Im selben Zusammenhang wäre auch interessant was aus SSE5 wird. Intel hat ja mit der Offenlegung des AVX-Befehlssatzes als Testsoftware eine klare Ansage an die Industrie gemacht. Wird AMD also am 128Bit-SSE5 festhalten oder bringen sie gleich das nun offengelegte (und damit kompatibel nachbaubare) 256Bit-AVX und ersparen der Industrie damit zwei Befehlssätze von denen sich langfristig sowieso der von Intel durchsetzt?
 
das hab ich alles schon ;) Wie gesagt, mir fehlt(e) nur was zum Fusion xD
 
Ich wollte nur gaaanz sichergehen, dass auch nichts vergessen wird ;)
Ich bedanke mich schonmal für deine Bemühungen Informationen zu beschaffen.
 
PS: Was is aus der CPU ID geschichte geworden? War 2 Wochen im Urlaub xD Wie kann man das eig. "manipulieren"? Die müssen es ja auch geschafft haben in dem Test^^


Geht bei AMD leider nicht. oder nur die CPUID. Die aktuellen compiler lesen aber auch den namestring aus. Und den kann man leider nicht verändern. Das ging nur bei den Vias wie in dem Test.

gruß

cumec
 
P3D hat doch ein ES, vielleicht ist die da CPUID und der Rest unlocked ???
 
Geht bei AMD leider nicht. oder nur die CPUID. Die aktuellen compiler lesen aber auch den namestring aus. Und den kann man leider nicht verändern. Das ging nur bei den Vias wie in dem Test.
Für den namestring hatte ich mal vor 2-3 jahren eine kleine DOS .exe bekommen, die eine Datei nach "GenuineIntel" abgrast und die betreffende Stelle durch das Gewünschte ersetzt bzw. eine Flag Abfrage einbaut.
Ist aber schon lange her und ich hab keine Ahnung, ob ich das Teil noch irgendwo gesichert habe. Damals fand ich auch keine Programme um es auszutesten und die neuen Compiler fragen ja die erweiterten CPU IDs ab :(

Aber prinzipiell sollte man dazu eigentlich auch einen patch schreiben können, oder ?
@Nitrux
das 1MB L2 Cache Update des Phenom nächstes Jahr
Das wurde doch mit den 6 Kernern und den 8/12 Kern-MCMs gestrichen, da braucht der Cache wohl zuviel DIE Platz. Zumindest gibts die 1MB Version nicht mehr auf den Roadmaps. Aber das könntest Du ja auch gleich noch fragen ;-)

ciao

Alex
 
Zuletzt bearbeitet:
Eine Frage zu Fusion/Swift:

Welche Vorteile erwartet AMD von einer MCM Lösung gegenüber bisherigen (verbreiteten) IGP Lösungen?


MfG
 
Welche Vorteile erwartet AMD von einer MCM Lösung gegenüber bisherigen (verbreiteten) IGP Lösungen?
Kosten und Platzersparnis, schau Dir die kleinen Netbooks oder die dünnen Apple Teile an, je weniger Chips, desto besser. Ausserdem kann man sich damit sicher sein, dass ein Hersteller nicht auf den Gedanken kommt nvidia Chipsätze zu verbauen ;D

Abgesehen davon sollte der GPU - CPU Link schneller laufen können, als die bisherigen Kopplung per HTr, die Leitungen sind ja viel kürzer.

ciao

Alex
 
Moment mal:

IGP Lösung: CPU + Chipsatz = 2 Packages, 2 Chips
Fusion = CPU + Chipsatz = 2 Packages, 3 Chips


Mag sein, dass die Speicheranbindung evt. etwas schneller ist. Ansonsten sehe ich derzeit wenig Vorteile der MCM Lösung. Alles auf einem Chip wäre ein größerer Aufwand gewesen, aber dafür auch eine deutliche Innovation!

MfG
 
Moment mal:

IGP Lösung: CPU + Chipsatz = 2 Packages, 2 Chips
Fusion = CPU + Chipsatz = 2 Packages, 3 Chips
Hmm, was ist bei Dir ein "Chipsatz" ?
Bei AMD ist das im Moment 780+SB700, bei nvidia nur ein MCP Chip.
Mit dem Fusion spart AMD jetzt einen ein, da der 780 praktisch in das K10 CPU Gehäuse wandert. Aus AMD Sicht also ein Vorteil, aus nvidia Sicht nicht, aber darum gings ja nicht, oder ?

Die schnellere Anbindung im MCM macht auch schon mehr als "ein wenig" aus, schau Dir mal die IGP Tests bei pctreiber.net an, die Testen da mit nem K8 und HT1 gegen nen Phenom und HT3. GPUs sind bekanntermaßem bandbreitenhungrig / latenzanfällig, das ändert sich auch nicht, wenn man es IGP nennt :)

ciao

Alex
 
Passt ja gerade perfekt

-> http://www.tomshardware.com/news/Hypertransport-AMD-Fusion,6179.html

Chicago (IL) - As the release of AMD http://en.wikipedia.org/wiki/Advanced_Micro_Devices ’s 45 nm processors Shanghai and, more importantly, Deneb is drawing closer, we are getting a better idea of what to expect from AMD’s next generation of CPUs. The HyperTransport http://en.wikipedia.org/wiki/HyperTransport Consortium just released details of the HyperTransport 3.1 specification, which increases the clock speed http://en.wikipedia.org/wiki/Clock_rate from 2.6 to 3.2 GHz (6.4 GTransfers/s)..........
 
Also ich weiß nicht:
Without doubt, HyperTransport 3.1 will be used as a communication interface between CPU and GPU and a bandwidth of 51.6 GB/s may open a whole new world of possibilities and an opportunity to be more competitive with Intel in terms of overall performance.
Das ist pure Spekulation "ohne Zweifel" ist das noch lange nicht, der Hinweis, dass HT3.1 bei Shanghai abgeschaltet ist, ist auch Käse, kommt halt auf den Chipsatz / board an ..

ciao

Alex
 
Aber HT endet doch auch in der CPU, bzw. fängt da an. Und wenn es da nicht in der neuen Version aktiv ist, kann es doch nicht genutzt werden!? Oder habe ich was nicht mitbekommen, dass Shanghai definitiv HT3.1 bekommt?
 
Aber HT endet doch auch in der CPU, bzw. fängt da an. Und wenn es da nicht in der neuen Version aktiv ist, kann es doch nicht genutzt werden!? Oder habe ich was nicht mitbekommen, dass Shanghai definitiv HT3.1 bekommt?
Jo da hast Du schon recht, die Frage ist halt, ob das im Chip deaktiviert ist, oder im BIOS des alten Socket-F boards.
Laut THG hat Shanghai HT3.1. Das ist möglich, aber das "Deaktivieren" kann ganz banal ein gelockter HTr Multiplier sein, mehr Unterschied gibt es zw. HT3.0 und HT3.1 ja nicht, die HTX Spezifikation ist für die CPU uninteressant

ciao

Alex
 
Zuletzt bearbeitet:
hey das mit der CPUID klingt interessant.

Ist das jetzt wirklich so das der VIA dann schneller war als er sich als INTEL asugab? hab das ganze topiC durchgelesen aber nix gefunden dazu. Gibts nen link von dem test?
 
hey das mit der CPUID klingt interessant.

Ist das jetzt wirklich so das der VIA dann schneller war als er sich als INTEL asugab? hab das ganze topiC durchgelesen aber nix gefunden dazu. Gibts nen link von dem test?
Dafür bist Du hier auch im falschen Thread, Links zum Test gibts im "Auch VIA hat Großes vor" Thread, oder les Dir am besten Neros Zusammenfassung samt Links durch:

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1217539570

Gemeint war ursprünglich der arstechnica Artikel.

ciao

Alex
 
So bin zurück von der GC und hab noch ne mange zu tun (Interviews auswerten etc.). Nur soviel: "No Informations about upcoming products". Was vielleicht ganz interessant ist, der Fusion kommt Definitiv für PC und Mobile und soll auf dem gleichen DIE basieren, sprich gute selektierbarkeit.
Alles weitere Wenn ichd as Interview durch hab. Aber mom. haben andere Vorrang :o z.B. Far Cry II oder Shattered Horizon
 
... HTX Spezifikation ist für die CPU uninteressant ...
Jain!

Auch wenn HTX gerne nach aussen hin als Interconnect für "irgendwelche" Steckkarten angesehen wird ...

Sehr viele dicke Eisen im Server/Workstation-Bereich nutzen explizit Prozessor-Steckkarten für ihre Multisockelsysteme.

Es gibt dazu diverse Lösungen von Sun, Tyan, Iwill, ...

Siehe dazu auch: "HTX Connector. Hypertransport ist ein Steckkartenstandard!" (Beispiel 2005).

"Ranger: Supercomputer mit 16.000 Barcelona-CPUs" (Beispiel 2007/2008 ).

Die Erweiterung des HTX-Standards auf HTX3 bedeutet nichts anderes, als dass nun derartige Multisockellösungen die HyperTransport-Bandbreite bekommen, die Sockel AM2+ Nutzer schon seit Ende 2007 "theoretisch" nutzen können.

Der Witz daran ist: Der Einzelsockel AM2+ hat so hohe Reserven, so dass die HyperTransport-3.0-Bandbreite dort nicht genutzt wird.

Im Serverbereich mit zwei und noch mehr Sockeln hingegen ist immer noch HyperTransport 2.0 mit 1 GHz Takt Standard (dank DDR-Verfahren mit 2 GHz Datenratentakt vergleichbar).
Seit HyperTransport 3.1 ist mit dem Steckverbindungsnorm HTX3 nun der Maximaltakt auf 2,6 GHz (-> 5,2 GHz Datenratentakt) deutlich angehoben worden.

Zwar war seit HyperTransport 2.0 auch theoretisch eine etwas höhere Taktrate möglich ... aber AMD lieferte keine entsprechenden Prozessoren aus ...
Der K10 hingegen hat seit dem Desktop-Start Ende 2007 (Phenom) durchaus schon recht hohe HyperTransport-Taktraten genutzt ... 2,6 GHz sind derzeit (Mitte August 2008 ) "State of the Art". HTX3 ist daher eine recht gute Erweiterung zum derzeit technisch machbaren.

Genau genommen ist es ein Trauerspiel, dass AMD erst nach einem Jahr der ersten K10-Opterons nun die adäquaten HTX-Standards nachreicht ...

MFG Bobo(2008 )
 
Zuletzt bearbeitet:
Jain!

Auch wenn HTX gerne nach aussen hin als Interconnect für "irgendwelche" Steckkarten angesehen wird ...
Jo, da hast Du schon recht, ich meinte das im Zusammenhang mit den HTr Schaltkreisen auf der CPU. Denen ist es egal ob an einem HTr Link jetzt ne Leiterbahn zur nächsten CPU hängt, oder ne Leiterbahn zum HTX Steckplatz, dann ein Kabel zum HTX Steckplatz von mainboard 2 und dann endlich zu ner CPU ;-)

Wenn ich das richtig in Erinnerung hab, dann gibts solche Kabellösungen nur in 8fach Setups, aber vielleicht wird das jetzt mit dem 4ten HTr Anschluss wichtiger, da kann man dann je mehr "Strippen" ziehen, für nen besseren HOP Abstand.

Von der Aufsplittmöglichkeit in acht 8bit HTr Links red ich lieber mal gar nicht. Bin mal gespannt, ob AMD es wagt bzw. es sich leisten kann, nen Dickschiffserver mit >16 CPUs zu entwickeln.

Wenn ich mich recht erinnere dann sind die HTr Kabellösungen im Moment ncoh AMDs einziger Vorteil gegenüber Intels QPI, da gibts sowas nicht. Ausserdem scheint QPI im Moment noch ziemlich wacklig zu sein, da gabs ja die Meldung, dass man die QPI Links nicht übertakten solle, da Intel nicht wisse, "was passieren würde".

Hört sich nicht gerade vertrauenserweckend an, aber vielleicht wars auch nur Tiefstapelei.

ciao

Alex
 
Hmmm .. komische Sache, vor Kurzem wurde doch noch gemeldet, dass sich Swift verzögert, und dafür gleich mit RV8xx Core kommt.

Aber auch egal, bei nem MCM Chip kann man die GPU ja ziemlich einfach austauschen ...
Irgendwann gabs auf einer AMD-Folie mal den EvolutionsWeg zur Fusion-CPU.

Zuerst die IGP-Lösungen und als letztes eine echte native Fusion. Damals wunderte ich mich, was der vorletzte Schritt bedeuten sollte.
Warscheinlich war das eben so ein MCM-CPU a la CPU-GPU non-on-one-Die aber in einem CPU-Package.

Und eigentlich könnte so ein Schritt nicht schlecht sein. Denn erstens kann AMD Vorhandenes verwenden und per Verbindungs-Technologie zusammenflicken.
So als Quasi Zwischen-Sicherheitsschritt zur echten Fusion. (Dem Kunden kanns eh egal sein, wenn es Performance-Mäßig keine Unterschiede macht.)

Aber wenn AMD die MCM-Technik beherrscht, so könnte AMD nach Bedarf recht schnell etwas zusammenbasteln, wodurch sie sehr Flexibel wären. Intel zeigte es ja vor wie wichtig es ist, aus den Penryn auch noch einen Quad-Core flicken zu können a la wie im Stil des HD 4870 und HD 4870 wo man mit einem Kern eben den Performance & High-End-Bereich bzw. Performance-Krone abdecken kann.
Während AMD jetzt nur den Quad-Core hat und keinen Dual-Core, was aber der viel größere Markt wäre (siehe Intel 2Q2008 ... 7% aller CPUs nur Quad-65nm und 6% Quad-45nm)

Mal sehen, vielleicht will AMD auch in CPU-Bereich so agieren können, damit sie in Zukunft ja nach Bedarf & Kunden-Wünsche recht schnell eine neue Zusammenstellung zusammenflicken kann. (AFAIK will Intel in Zukunft auch sehr flexibel sein und schnell und sich je nach Bedarf & Kunden-Wunsch was zusammenflicken will.)
Falls diese Zusammenstellung, was ja nicht immer sehr leicht ist, "überraschenderweise" Riesen Erfolg hat, so kann man nochher immer noch Native Teile machen.

Flexibilität ist ja auch sehr wichtig a la Atom vs. Bobcat. Mag sein, dass der eine Schneller sein wird, aber er ist jetzt nicht Verfügbar.
 
Status
Für weitere Antworten geschlossen.
Zurück
Oben Unten