Futuremark bevorzugt Intel-Prozessoren?

[Opteron]

a) Der P4 hatte ne miese FPU, da hilft Cache herzlich wenig, wenn Dir die Rechenwerke fehlen...kein Wunder, dass der P4 abloost.

b) Nehalem hat ne verbesserte Version des Core2 Loop Detktors. Ich kenne den Code nicht, aber ich nehme mal stark an, dass es beim Pi Berechnen ein paar Schleifen geben wird ...

c) Nehalem hat auch noch 8 MB L3, die bei SuperPi sicherlich einem Core exklusiv zur Verfügung stehen, ausser die andren 4 Kerne wären ebenfalls beschäftigt. K10 hat nur 2,5 MB .. K10.5 immerhin 6,5 MB Cache für 1 Kern zur Verfügung.

ciao

Alex

 

[gruffi]

Nun Frage ich mich nach dem Grund, wenn Super-Pi auch schneller beim Nehalem ist, was könnte das dann noch für eine Ursache haben, wie wir wissen fällt der große L2 endgültig weg

Den grossen Cache gibt es immer noch, nennt sich jetzt halt nur L3. Und der scheint sogar ziemlich identische Leistungsdaten gegenüber Penryn zu haben. Und wie Opteron schon sagte, einem Kern kann hier theoretisch mehr Speicher (L2+L3) zugewiesen werden, maximal 7,25 MiB (Inklusivität nicht vergessen!), bei Penryn bis zu 6 MiB, L1 mal aussen vor gelassen. Dazu noch einige Tweaks an der Architektur und schon hast du 10% oder was was auch immer zusätzliche Leistung. Ist also wenig verwunderlich.

edit:
Muss mich etwas korrigieren. Wenn man AnandTech glauben darf, wird die L3 Latenz des Nehalem deutlich höher ausfallen als die L2 Latenz des Penryn, 40 Ticks gegenüber 14 Ticks. Wäre natürlich mal interessant zu wissen, wie Super Pi darauf reagiert. Zwischen Orleans und Brisbane kann ich aus eigener Erfahrung sagen, dass es ein paar Prozent Unterschied gibt. Gut möglich, dass dieser mit höheren Kapazitäten gerade bei 1M praktisch irrelevant wird.

 

[Gast29012019_2]

Und die Frage wieviel Ticks der L3 der erwähnten AMDs haben wird, evt. kann der größere L1 auch noch was reißen, oder auch nicht.

 

[Opteron]

Muss mich etwas korrigieren. Wenn man AnandTech glauben darf, wird die L3 Latenz des Nehalem deutlich höher ausfallen als die L2 Latenz des Penryn, 40 Ticks gegenüber 14 Ticks. Wäre natürlich mal interessant zu wissen, wie Super Pi darauf reagiert. Zwischen Orleans und Brisbane kann ich aus eigener Erfahrung sagen, dass es ein paar Prozent Unterschied gibt. Gut möglich, dass dieser mit höheren Kapazitäten gerade bei 1M praktisch irrelevant wird.

Wenn ich mich recht erinnere, dann hatte er da die falschen Zahlen, dass waren 32, und damit ist worst case gemeint. Best case sollens ~14 sein, wenn der Prefetcher greift. Da der bei Intel bekanntermaßen besser ist, als beim K8 .. sollte das insgesamt nicht viel ausmachen.

ciao

Alex

 

[gruffi]

Was meinst du mit best und worst case? Misses vs hits? Linear vs random Zugriff?

 

[Opteron]

Linear vs random Zugriff?

Das und dann halt noch Schreib /Lesezugriff.
Gibt ja auch Zahlen hier:

http://en.hardspell.com/doc/showcont.asp?news_id=4096

Aber die Rahmenstory (Händler hat bei ner Bestellung was Falsches (=Nehalem) geschickt) klingt etwas sehr merkwürdig ...

ciao

Alex