News GlobalFoundries: 0,35x Fläche mit über 5 GHz in 7 nm

Onkel_Dithmeyer

Redaktion
☆☆☆☆☆☆
Mitglied seit
22.04.2008
Beiträge
12.942
Renomée
4.011
Standort
Zlavti
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2022
  • BOINC Pentathlon 2023
Die Kollegen von Anandtech haben ein interessantes Interview mit Gary Patton geführt, dem CTO von Global Foundries. Den Ausführungen zufolge ist der für’s kommende Jahr geplante 7‑nm-Prozess ein Riesensprung, vor allem für den Hauptkunden AMD. In die Entwicklung spielte unter anderem das IBM-Team ein, das der Auftragsfertiger 2015 übernommen hat.
(…)

» Artikel lesen
 
Zuletzt bearbeitet:
das hört sich doch erstmal gut an :) ich will mal hoffen das die dinger auch ohne einschränkung auf einem x370 board laufen werden ^^
 
Da musste ich doch mal hart auf das Datum gucken.
Wer wie ich die Ankündigungen (ja diese ist keine und nicht von AMD) der Phenom,- bis Bulldozerzeiten kennt, der wird wissen was ich meine.
 
Weis jemand, warum GF überhaupt noch 7nm Bulk entwickelt hat?

Von IBM hat man doch auch 7LP, also 7nm SOI übernommen.
FinFET auf SOI soll weniger Masken brauchen als FinFET auf Bulk.
 
Wen interessiert Takt, ich will endlich wieder 64 kB L1-D Cache ;) ;)
 
Weis jemand, warum GF überhaupt noch 7nm Bulk entwickelt hat?

Von IBM hat man doch auch 7LP, also 7nm SOI übernommen.
FinFET auf SOI soll weniger Masken brauchen als FinFET auf Bulk.

Könnte womöglich an den Fertigungskosten für SOI liegen ;)
 
Diese 40% Leistungssteigerung beziehen sich bei Fertigungstechnologien immer auf einen bestimmten Betriebspunkt, meist den mit der optimalen Effizienz. Da sind dann etwas statt 2GHz 2,8Ghz bei gleicher Leistungsaufnahme möglich oder eben eine Einsparung der Leistungsaufnahme von meist so etwa 40% Prozent bei unverändertem Takt. Diese Einsparung bei der Leistungsaufnahme wird dann aber gerne dafür genutzt mehr Kerne zu verbauen, man könnte bei 50% Energieeinsparung ja doppelt so viele Kerne bei gleichem Takt und gleicher Leistungsaufnahme betreiben, praktisch wird man aber eher nur 50% mehr Kerne verwenden und den Takt ein wenig zu erhöhen, also ein wenig von beidem mitnehmen.

Ein 12 Kern Dies wäre daher durchaus denkbar und dies bei mehr Takt, aber 40% auf die derzeit maximal erreichbar 4,2GHz wären fast 5,9GHz und so viel sollte man nicht erwarten, da es diese 40% Mehrleistung eben nicht an jedem Betriebspunkt gibt. Aber CPUs die dann @Stock beim Turbo eine 5 vorne in der Frequenzangabe stehen haben und dazu eine Optimierung der Architektur für mehr IPC, wären schon eine echte Ansage, zumal für die erste Generation des Prozesses.

--- Update ---

z.B. oder Infitiy Fabric @ 4000+
Eine schnellere Fabric wäre auf jeden Fall wünschenswert um deren Latenz zu senken und vor allem wäre es hilfreich wenn deren Takt nicht mehr an den RAM Takt gekoppelt wäre, damit man nicht die teuren RAMs braucht um die Fabric zu beschleunigen.
PCI-Express 4.0 usw. usf.
Da würde ich mir keine zu großen Hoffnungen machen, denn erstens wäre dafür vermutlich ein anderes Boarddesign nötig und zum anderen laut der Aussage von CTO Mark Papermaster von Ende Januar das Zen 2 Design schon abgeschlossen. Die PCIe 4.0 Spezifikation wurde aber erst Ende Oktober 2017 finalisiert, die Zeit wäre also zu knapp diese noch zu implementieren, wenn man nicht auf eine Implementierung auf Basis der Entwürfe zurückgreifen möchte. Außerdem ist PCIe 4.0 vor allem für Enterprise Nutzer relevant um dort schnelle Netzwerkkarten und schnellere SSDs anzubinden, für Grakas und damit die Heimanwender ist PCIe 4.0 weniger interessant.

PCIe 4.0 würde ich persönlich von AMD erst mit Zen3 und damit auch neuen Sockeln erwarten, dann hat man auch eine größere Neuerung für dies Generation, denn von Seiten der Fertigung wird es so schnell keinen solche Schritt wie den auf 7nm geben und mit irgendwas muss ja auch AMD den Kunden ein Upgrade auf die nächste Generation schmackhaft machen.
 
Kam denn in der Vergangenheit jemals ein Flächengewinn heraus, wie er rein rechnerisch durch die erreichte Schrmupfrate zu erwarten gewesen wäre?
Ist ja schön und gut, wenn die kleinsten Strukturen eine bestimmte Größe erreichen und damit funktionieren. Nur tun das auch alle anderen Strukturen auf dem Wafer gleichermaßen?
 
Mehr Kerne, höherer Takt hört sich ja schön an. Wieviel Kerne mit höherem Takt kann eigentlich das Speicherinterface mit 2 Kanälen füttern?
Würde mich nicht wundern, wenn AMD in 7nm einen 16 Core mit 4 Speicherkanälen liefert und die Threadripper Platform für Gamer und Entusiasten puscht.
 
2 RAM Kanäle sind schon für 8 Kerne recht knapp, wenn die Anwendung viel RAM Durchsatz bewirkt, aber für 4 Kanäle würde man viel mehr Pins im Sockel brauchen, denn es macht einen großen Unterschied in der Ansteuerung der RAMs ob man 2 Kanäle mit je zwei DIMM pro Channel oder 4 Kanäle hat. Die Zen+ Dies dürften also weiterhin nur 2 RAM Kanäle haben, wenn die CPUs mit den Dies weiter in den alten AM4 und TR4 Sockeln laufen werden. Die Nachfolger für neue Sockel könnten dann auch mehr RAM Kanäle unterstützen. aber andererseits könnte dann auch schon DDR5 RAM verfügbar sein und wird auch mehr Speicherbandbreite bieten.
 
für 4 Kanäle würde man viel mehr Pins im Sockel brauchen,
Hat TR doch schon
Die Zen+ Dies dürften also weiterhin nur 2 RAM Kanäle haben, wenn die CPUs mit den Dies weiter in den alten AM4 und TR4 Sockeln laufen werden.
Wieso? 4 Speicherkanäle pro Chip ermöglicht günstige single Chip TR und für AM4 werden 2 Kanäle stillgelegt. Ermöglichte dann auch günstige 2 Chip EPYC Lösungen.
Die Kleineren AM4 bis 6 Core werden mit den APUs abgedeckt.
 
das hört sich doch erstmal gut an :) ich will mal hoffen das die dinger auch ohne einschränkung auf einem x370 board laufen werden ^^

Ich glaube nicht so recht dran.

AM4 Sockel Kompatibel = JA
Chipsatz Kompatibel = NEIN

Irgendwie wird man das schon hinbiegen das die Mainboard Hersteller auch was vom Kuchen abbekommen.
 
Das würde aber zuviel Diefläche kosten, die dann im Großteil der Fälle deaktiviert würde. Schon jetzt ist ein RAM-Channel so groß wie ein Kern: https://www.techpowerup.com/reviews/AMD/Ryzen_5_1600/images/dieshot.jpg und in 7nm wird das noch schlimmer mit dem Uncore-Bereich, der Kern und der Cache sind gut schrumpfbar, der RAM-Kanal nicht so sehr. Statt zwei weiteren RAM-Kanälen könnte man dann also praktisch einen halben CCX dazubauen. Und mehr Kerne oder eine geringere TDP verkauft sich im Mainstream besser als mehr RAM-Bandbreite. Ich denke auch, man wird weiterhin mit 2 Kanälen auskommen und einfach nur versuchen, schnelleren RAM zu nutzen, Geschwindigkeitssteigerungen sollen ja mit DDR4 viel einfacher gehen als mit DDR3. Und wer wirklich mehr RAM-Kanäle will, der kann ja die Plattformen darüber kaufen, wo mehrere Dies im Package sind.
 
Ich glaube nicht so recht dran.

AM4 Sockel Kompatibel = JA
Chipsatz Kompatibel = NEIN

Irgendwie wird man das schon hinbiegen das die Mainboard Hersteller auch was vom Kuchen abbekommen.

Denke ich nicht, der Chipsatz macht doch kaum noch was. Ich kann mir eher vorstellen, dass Ryzen 3000 ein paar mehr PCIe-Lanes bekommt oder so, die dann auf den alten Boards nicht genutzt werden können.
 
Das 0,37 dürfte nur für die 2-Fin Ultra-Dense Library gelten, mit der 4-Fin HPC Library dürfte der Flächengewinn nicht so hoch sein, dafür spricht GloFo aber von nochmal 10% mehr Performance.
 
Eine schnellere Fabric wäre auf jeden Fall wünschenswert um deren Latenz zu senken und vor allem wäre es hilfreich wenn deren Takt nicht mehr an den RAM Takt gekoppelt wäre, damit man nicht die teuren RAMs braucht um die Fabric zu beschleunigen.
Naja, das Gehirn der Fabric sitzt im RAM jetzt nicht so verkehrt, also die Abhängigkeit zum RAM Takt ist gewollt.
Noch sind sie teuer, aber deren Ausbeute verbessert sich ja auch und das unabhängig von der CPU. (Binning?)


Da würde ich mir keine zu großen Hoffnungen machen, denn erstens wäre dafür vermutlich ein anderes Boarddesign nötig und zum anderen laut der Aussage von CTO Mark Papermaster von Ende Januar das Zen 2 Design schon abgeschlossen. Die PCIe 4.0 Spezifikation wurde aber erst Ende Oktober 2017 finalisiert, die Zeit wäre also zu knapp diese noch zu implementieren, wenn man nicht auf eine Implementierung auf Basis der Entwürfe zurückgreifen möchte. Außerdem ist PCIe 4.0 vor allem für Enterprise Nutzer relevant um dort schnelle Netzwerkkarten und schnellere SSDs anzubinden, für Grakas und damit die Heimanwender ist PCIe 4.0 weniger interessant.

PCIe 4.0 würde ich persönlich von AMD erst mit Zen3 und damit auch neuen Sockeln erwarten, dann hat man auch eine größere Neuerung für dies Generation, denn von Seiten der Fertigung wird es so schnell keinen solche Schritt wie den auf 7nm geben und mit irgendwas muss ja auch AMD den Kunden ein Upgrade auf die nächste Generation schmackhaft machen.
Ok, das wird zu knapp sein zeitlich, dann eben Zen3+

Genau. Eher vergrößert man den L3 oder baut nen L4 dazu.
An L4 Cache glaube ich wiederum weniger daran, aber ich lass mich überraschen. :)
 
L4 wird wenn dann nicht on-Die ausgeführt imho
 
Zurück
Oben Unten