Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder ein alternativer Browser verwenden.
3DCenterHardware- und Nachrichten-Links des 8. September 2021
Twitterer Redfire75369 hat eine (grobe) Waferkosten-Aufstellung für TSMC erspäht, welche im chinesischsprachigen Raum verbreitet wurde und auf Angaben seitens des bekannten Twitterers Retired Engineer basieren soll. Zuerst wurden diese Angaben etwas in Zweifel gezogen, da von Dylan Patel @ Twitter deutlich abweichende Aussagen zur Anzahl der jeweils verwendeten EUV-Layer kamen, andere Aussagen bescheinigen der Aufstellung jedoch, auf Kostenseite akkurat zu sein. Folgt man diesem Kostenpunkt, ergeben sich allerdings erschreckende Preissteigerungen für die kommenden TSMC-Fullnodes: Jeweils gut +80% Mehrpreis pro Wafer sollen es danach zwischen 7nm und 5nm sowie 5nm und 3nm werden. Dabei kann es auch zur 3nm-Fertigung schon reale Angaben geben, denn TSMC dürfte gerade derzeit in deren Massenproduktion (für Smartphone-SoCs) einsteigen.