News Intel Kaby Lake-G mit AMD Vega-Grafik im Preview

[Nero24]

Eine koreanische Webseite hatte die Möglichkeit, ein erstes, wenn auch sehr ausführliches Preview eines Intel NUC Mini PC Kit NUC8i7HVK durchzuführen. Hauptattraktion der Plattform ist der kuriose Kombi-Prozessor bestehend aus Intel-CPU und AMD-GPU, über den wir bereits mehrfach berichtet haben.
(…)

» Artikel lesen

 

[Gast17122020]

Hi
Vielleicht checken dann einige das AMD doch was taugt.

 

[Complicated]

Verbunden sind die beiden Schlüsselkomponenten mit Intels Embedded Multi-Die Interconnect Bridge (EMIB) Technology (Forumsthread dazu).

Wenn damit die GPU und die CPU gemeint sind, dann ist das falsch. GPU und HBM2 sind mittels EMIB angebunden. Die diskrete GPU ist an die CPU mittels PCIe 8X angebunden, wie andere mobile GPUs in Notebooks auch.

Aus dem verlinkten Forenthread:

 

[Peet007]

Soweit ich weiß hat doch Intel den PCIe, sprich auch die Vorgänger davon entwickelt und eingeführt. Wenn sie davon weck gehen müssten sie ihr ganzes Core Designe ändern. Interessant wäre auch ob Intel gegen Spectre und Meltdown schon Änderungen vorgenommen hat. Oder ob die Lücke da immer noch besteht.

AMD könnte einen anderen Weg nehmen und den HBM Speicher direkt an eine APU anlegen, was dann eben nur mehr einen Speicherkontroller voraussetzt der damit umgehen kann. Je nach dem werden dann die Daten in CPU oder GPU geschickt. PCIe wird dann eben nur noch rausgeführt so das Nvidia und Erweiterungen angesteuert werden können.

 

[mmoses]

2019/2020 mit GreyHawk ....
AMD hat ja schon dezent angedeutet, dass in der Architektur noch Musigg steckt - also könnte die Kombi Zen2+Navi ähnliche (tlw.bessere) Performance bei 35-45W darstellen

MMoe

 

[E555user]

Besonders interessant ist der EMIB angebundene HBM2. Ich war zunächst überrascht einen Vega Chip mit 24CUs so schnell zu sehen und hätte weniger erwartet.

Es würde mich interessieren, ob durch die direktere EMIB Anbindung im Vergleich zum Interposer Modell die Latenz im Speicherzugriff gesenkt werden konnte. Vielleicht gibt es mal synthetische Vergleiche der unterschiedlichen Vega-Lösungen mit DDR4, HBM2 via Interposer und EMIB.

--- Update ---

OK - da gibt es also Besonderheiten..
Einige der Zahlen beziehen sich auf einen Overclock auf 1300, womit die TFLOPs höher als bei einer RX470 ausfallen würden.
Besonders ist aber auch das CU/ROP Verhältnis wenn die Angaben der diversen Seiten/Folien so stimmen....

AMD Vega 64 (64) 1 : 1
AMD Vega 56 (64) 1 : 1,1
Intel Vega 24 (64) 1 : 2,6
Intel Vega 20 (32) 1 : 1,6
AMD Vega 11 (16) 1 : 1,4

 

[Pinnacle Ridge]

Warum soll EMIB "direkter" als ein SI-Interposer sein?

 

[Peet007]

Intel macht eben nichts anderes als das bestehende Hardware Designe zu verkleinern und alles auf einen Träger unterzubringen.

HBM ist sozusagen noch in der Entwicklung und Forschung. Eine "big" APU würde anders aussehen, so mit 4 CPU Cores und 32-40 GPU Cores gepaart mit 12-16 GB HBM wenn man die Größe mal auf einen Chip bringt. Die Frage ist dann wie effizient die Daten vom HBM Speicher zwischen CPU und GPU ausgetauscht werden können und wie intelligent die GPU Cores noch werden.

Kann auch sein das es das althergebrachte CPU Core Designe sprengt, und ganz andere Lösungen realisiert werden können.

 

[sompe]

Warum soll EMIB "direkter" als ein SI-Interposer sein?

Weil die Kontaktstellen vom Interposer zum Package entfallen.

 

[Complicated]

Stimmt nicht. Es entfallen die TSVs im Chip für den Kontakt zum Inteposer. Aber deswegen ist es dennoch nicht direkter. EMIB ist nicht schneller oder direkter als ein Interposer.

 

[sompe]

Natürlich stimmt es. Beim Interposer Design liegt der Interposer zwischen den Chips und dem Package, demzufolge hast du für den kompletten Chip 2-3 Kontaktstellen bis zum DIE.
Einmal zwischen DIE und Interposer, einmal zwischen Interposer und Package und einmal vom Package zum PCB (Leiterplatte) auf das der Chip bestückt und verlötet werden soll.
Lediglich bei der Verbindung zwischen den DIE auf dem Interposer hast du nur 2 Kontaktstellen. Bei der EMIB Variante entfallen die Kontaktstellen zwischen Interposer und Package, wodurch wir in jede Richtung auf 2 Verbindungsstellen kommen, wodurch der Chip an sich durchaus eine direktere Verbindung erlaubt. Lediglich an den Verbindungsstellen zwischen den DIE ändert sich nichts.

 

[MagicEye04]

Und welchen Nachteil sollen Verbindungsstellen haben?
Die Leitungslänge ist doch viel entscheidender. Und vielleicht noch, wie gut die Leitungen gegeneinander abgeschirmt sind, falls sie sich in verschiedenen Ebenen in die Quere kommen.

 

[sompe]

Jede Kontaktstelle verschlechtert verschlechtert ein bischen die Verbindungsqualität aber was dabei noch viel wichtiger ist, jede Verbindungsstelle ist eine potentielle Fehlerquelle die zum vorzeitigen Ausfall des Bauteils führen kann.

 

[Pinnacle Ridge]

Dafür ist die thermische Ausdehnung mit einem SI-Interposer auf der gesamten Fläche gleich.
Die einzelnen Dice auf dem Interposer dehnen sich genau gleich aus.

Bei EMIB ist das nicht so!

 

[sompe]

Dafür ist unter dem riesigen Interposer das Package.
Das Problem mit der thermischen Ausdehnung hast du dort ebenfalls, ev. ist es aufgrund der größeren Fläche sogar größer.

 

[WindHund]

Jede Kontaktstelle verschlechtert verschlechtert ein bischen die Verbindungsqualität aber was dabei noch viel wichtiger ist, jede Verbindungsstelle ist eine potentielle Fehlerquelle die zum vorzeitigen Ausfall des Bauteils führen kann.

Stimmt soweit, allerdings ist das eher auf Steckverbindungen zutreffend.
Bei verlöteten Kontaktstellen sollten heute keine großen Unterschiede mehr vorhanden sein, zumal es Löt-"µBumps" sind beim Si Interposer.
Also eine Art Gießform im Silizium für das Lot.

Die Ansätze sind Verschieden ich könnte Momentan nicht abschätzen was mehr Vor- oder Nachteile hat.

 

[sompe]

Für die Massenproduktion dürfte der Ansatz von EMIB der bessere sein da er einfach kostengünstiger ist und weniger Fehlerquellen für die Produktion besitzt. Rein vom Langzeitverhalten her sehe ich aber die Interposer Variante im Vorteil weil ganz einfach die normalen Bumps von den µBumps getrennt sind, zudem sind die Anforderungen an das Package geringer da man den Interposer darauf nicht ganz so präzise bestücken muss. Bei den normalen Bumps hat man einfach mehr Spielraum. Das relativiert sich aber ganz schnell weil die DIE auch noch auf den Interposer bestückt werden müssen, wo man mindestens genau so präzise, wenn nicht sogar präziser arbeiten muss.

Zum Thema mechanische Belastung durch eine unterschiedliche thermische Ausdehnung kann ich nicht viel sagen da ich den Ausdehnungskoeffizienten der Komponenten nicht kenne. Der kann durchaus vergleichbar sein, siehe Stahl und Beton beim Stahlbeton.

 

[Complicated]

Natürlich stimmt es. Beim Interposer Design liegt der Interposer zwischen den Chips und dem Package, demzufolge hast du für den kompletten Chip 2-3 Kontaktstellen bis zum DIE.
Einmal zwischen DIE und Interposer, einmal zwischen Interposer und Package und einmal vom Package zum PCB (Leiterplatte) auf das der Chip bestückt und verlötet werden soll.
Lediglich bei der Verbindung zwischen den DIE auf dem Interposer hast du nur 2 Kontaktstellen.

Das ist einfach falsch. Ein Interposer hat selber tausende von TSVs welche den darüber sitzenden Chip durch kontaktieren.
http://www.planet3dnow.de/vbulletin...terposer-Strategie-Zen-Fiji-HBM-und-Logic-ICs

 

[Gast17122020]

Muss durch Bumps nicht ein stärkerer Strom fließen?

 

[sompe]

@Complicated
Auf deinem Bild sieht man ziemlich deutlich 3 Ebenen von Murmeln (Bumps).
Die Kommunikation von Die zu Die geht über den Interposer und passiert so 2 Microbumps, Die Kommunikation nach Außen (und natürlich auch die Stromversorgung) passiert 3 Bumps bis sie beim PCB angelangt ist. Was genau soll an der Aussage nochmal falsch sein?
Für den Fall das dir die Zeichnung nicht ganz klar ist:
- Die #1 und Die #2 - DIE auf dem Interposer
- Interposer substrate - der Interposer eben
- SIP Substrate - Package/Chip Gehäuse
- Circuit board - PCB/Leiterplatte auf die der Chip gelötet wird

 

[sjrothe]

Warum gibt es vergleichbares nicht auch von AMD selbst?
24CUs und 4GB eigener RAM sind schon eine ganz andere Hausnummer als die 8 oder 11 CU bei den AMD APUs.
Selbst als eigentständige Grafikkarte düfte sich eine 24CU Vega gut verkaufen.

 

[mmoses]

Warum gibt es vergleichbares nicht auch von AMD selbst?
24CUs und 4GB eigener RAM sind schon eine ganz andere Hausnummer als die 8 oder 11 CU bei den AMD APUs.
Selbst als eigentständige Grafikkarte düfte sich eine 24CU Vega gut verkaufen.

Weil NotbookAPUs um die 100W eigendlich ein Sockenschuss sind ?!??

 

[MagicEye04]

Ich hab neulich ein Laptop mit Ryzen R7-1700-Desktop-CPU und ähnlich stromfressender diskreter GPU entdeckt.
Es gibt anscheinend Leute mit einem Hang zu Sockenschüssen.

Das Ding muss ja auch nicht in ein Notebook, NUC oder ZBOX kommt dafür eher in Frage.

 

[sjrothe]

Das Ding muss ja auch nicht in ein Notebook, NUC oder ZBOX kommt dafür eher in Frage.

Genau, eben so oder als einzeln erwerbbares ATX/ITX Board könnte es zur absoluten Empfehlung für günstiges 1080P Zocken in guter Qualität werden.

 

[Complicated]

@Complicated
Auf deinem Bild sieht man ziemlich deutlich 3 Ebenen von Murmeln (Bumps).
Die Kommunikation von Die zu Die geht über den Interposer und passiert so 2 Microbumps, Die Kommunikation nach Außen (und natürlich auch die Stromversorgung) passiert 3 Bumps bis sie beim PCB angelangt ist. Was genau soll an der Aussage nochmal falsch sein?
Für den Fall das dir die Zeichnung nicht ganz klar ist:
- Die #1 und Die #2 - DIE auf dem Interposer
- Interposer substrate - der Interposer eben
- SIP Substrate - Package/Chip Gehäuse
- Circuit board - PCB/Leiterplatte auf die der Chip gelötet wird

Du schriebst 2-3 Kontaktstellen. Es sind 3 Ebenen voller hunderter Kontakte. Wie du ja hier jetzt selber ausführst. Die Verbindungen über Interposer sind kürzer umd direkter, da man nicht wie bei EMIB alle Leitungen an den Rand des chips führen muss.