News Intel mit komplett neuer CPU-Architektur nach 2019?

Nero24

Administrator
Teammitglied
★ Themenstarter ★
Mitglied seit
01.07.2000
Beiträge
24.057
Renomée
10.399
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2021
Die in den kommenden Tagen offiziell erwarteten neuen Intel-Prozessoren auf Basis der “Kaby Lake”-Kerne sind bereits die siebte Evolutionsstufe der Core-i-Technologie, die Ende 2008 mit Nehalem und der ersten Implementierung “Bloomfield” seinen Anfang nahm. Seither gab es diverse Weiterentwicklungen, entweder an der Architektur oder an der Fertigung. Nun gibt es allerdings Gerüchte, dass Intel für die Zeit nach Tigerlake an einer völlig neuen Mikroarchitektur arbeite.
(…)

» Artikel lesen
 

sharptooth

Admiral Special
Mitglied seit
11.11.2001
Beiträge
1.749
Renomée
13
Also dass der P4 ein bescheidener Erfolg war, stimmt meiner Meinung nach nur aus technischer Sicht. Aus ökonomischer Sicht kann man nicht gerade behaupten, dass Intel zu der Zeit am Hungertuch genagt hat ... Der P4 verkaufte sich wie blöde, Intel hat sich daran dumm und dusselig verdient. Viele Käufer sind auf den bekannten "Gigahertz-Wahn" reingefallen. Teilweise auch auf gefälschte Benchmarks, wie Intel unlängst zugegeben hat :)

Klar, wo der Athlon 64 raus kam, sah Intel kein Land mehr gegen AMD. Das und die ungeplant hohen Leckströme bei höheren Taktfrequenzen führten letztendlich zum Einmotten der Netburst-Architektur.

Sharpy
 

Flodul

Commander
Mitglied seit
14.12.2016
Beiträge
164
Renomée
1
Was die mal machen könnten, wäre ein breiters SMT, also vier oder acht Threads pro Kern. Das würde auf jeden Fall bei Anwendungen helfen bei denen Instukrionen mit längerer Laufzeit stallen. Workloads mit großen Working-Sets wo Load-Instruktionen die Pipe stallen weil man auf Speicherhierarchie-Ebenen jenseits des L1-Caches warten muss könnten auf jeden Fall davon profitieren. Der Xeon Phi Knights Landing hat ja z.B. vierfach SMT, was sicher auf solche Anwendungen abzielt.
Dass Intel auf dem Markt von Mobilgeräten noch eine Chance hat glaub ich allerdings nicht. Da ist Intel sowohl mit XScale als auch mit den Mobil-Atoms gescheitert und das würde sicher mit einer neuen CPU fortgesetzt.
 
Zuletzt bearbeitet:

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
12.062
Renomée
1.295

cyrusNGC_224

Grand Admiral Special
Mitglied seit
01.05.2014
Beiträge
5.924
Renomée
117
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
Vielleicht schmeißen sie dann auch 32 Bit über Bord oder emulieren es.
Ich glaube, das geht nicht.

Aber ich weiß nicht ob das absägen von MMX oder SSE vllt. so viel Ersparnis bringt? Wird das heute nicht auch in den Registern der moderneren Befehlssätze mit erledigt?

Der P4 verkaufte sich wie blöde, Intel hat sich daran dumm und dusselig verdient.
Oh ja, weswegen sie eigentlich nie so wirklich in Not waren, wie es AMD lange Zeit permanent war/ist.

Was die mal machen könnten, wäre ein breiters SMT, also vier oder acht Threads pro Kern.
Das würde für eine speziellere CPU Arch für den HPC Markt zutreffen, aber doch nicht für eine mit noch breiterem Anwendungsfeld. IBM kann sich das mit Power für die kleine Nische leisten und voll drauf ausrichten.
 

Flodul

Commander
Mitglied seit
14.12.2016
Beiträge
164
Renomée
1
Das würde für eine speziellere CPU Arch für den HPC Markt zutreffen, aber doch nicht für eine mit noch breiterem Anwendungsfeld. IBM kann sich das mit Power für die kleine Nische leisten und voll drauf ausrichten.

Nicht nur HPC, auch Server-Anwendungen würden davon profitieren. Oder Anwendungen wie Video-Encoding (x264/5 z.B.).
Und das zusätzliche SMT kostet nur wenig Chipfläche. Und IBM zeigt, dass das auch bei bis zu 5GHz geht.
 
Zuletzt bearbeitet:

WindHund

Grand Admiral Special
Mitglied seit
30.01.2008
Beiträge
11.436
Renomée
350
Standort
Im wilden Süden (0711)
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2021
Nicht nur HPC, auch Server-Anwendungen würden davon profitieren. Oder Anwendungen wie Video-Encoding (x264/5 z.B.).
Und das zusätzliche SMT kostet nur wenig Chipfläche. Und IBM zeigt, dass das auch bei 4+GHz geht.
Weihnachten ist rum, viel ist von der Gans nicht mehr übrig, paar bones.

;)
 
Oben Unten