Kaveri - der Trinity Nachfolger

Ein weiteres Beispiel dafür, wie ein haltloses Gerücht (geheime Geheimdokumente) mit einem ähnlich haltlosen Gerücht (warum wird kein Name genannt? Z.B. "AMD PR spokesperson Alfred Muster") gekontert werden kann:


Aus AMD responds to Kaveri delays

Berechtigten Halt zur Spekulation, d.h. die bisherige Historie von Produktverschiebungen gibt es natürlich, um nicht zu sagen über die reine Möglichkeit einer Verschiebung hinaus berechtigte Gründe, dem eine höhere Wahrscheinlichkeit zuzuweisen - aber bitte auch als solche gekennzeichnet!
Danke für den Link. Warum aber verkündet dann Roy Taylor, dass Kaveri erst zur CES vorgestellt wird und kurz danach verfügbar werden soll? *noahnung*

Der hatte mit denen immerhin ein "Geschäftsessen".
 
Danke für den Link. Warum aber verkündet dann Roy Taylor, dass Kaveri erst zur CES vorgestellt wird und kurz danach verfügbar werden soll? *noahnung*

Der hatte mit denen immerhin ein "Geschäftsessen".
Kaveri-Vorstellung zur CES (2014)? Dazu bitte auch mal einen passenden Link.
 
kaveri kann genauso in 28nm fdSOI kommen, bis jetzt ist das alles nur spekulation.

aber 28nm bulk wäre schwachsinn, dann haben sie eine CPU die sich nicht so hoch takten kann, mehr strom verbraucht,...
also wozu?
 
Danke für den Link. Warum aber verkündet dann Roy Taylor, dass Kaveri erst zur CES vorgestellt wird und kurz danach verfügbar werden soll?

Wenn dem so sein sollte, dann halt in den letzten Tage vom Quartal die Auslieferung von 1000er Stückzahlen wie bei Trinity und dann relativ früh im nächsten Quartal erste Notebook mit Kaveri, sehe da kein Widerspruch.
 
Kaveri-Vorstellung zur CES (2014)? Dazu bitte auch mal einen passenden Link.
Wieso brauchst Du dafür jetzt einen Link? Das steht alles in der gleichen Meldung bei VR-Zone.
http://vr-zone.com/articles/hold-fo...g-deal-that-amd-is-delaying-kaveri/49389.html

Roy Taylor, AMD’s VP of channel sales, had a confusing answer when asked about Kaveri’s delays. He claimed that AMD never said the launch would be before Christmas, and the chip would be available shortly after its formal launch at CES. He chalked up delays to HSA’s marketing not yet being complete, saying the architecture itself was ready to go.

Die haben jetzt auch ein Udate der News verpasst:

Update Aug 6: The AMD PR office in Taiwan said that there is no change to Kaveri’s schedule. It is not clear what that means.
 
kaveri kann genauso in 28nm fdSOI kommen, bis jetzt ist das alles nur spekulation.

aber 28nm bulk wäre schwachsinn, dann haben sie eine CPU die sich nicht so hoch takten kann, mehr strom verbraucht,...
also wozu?
Die fdSOI Spekulation hatten wir schon zur Genüge, mit dem Resultat, um es kurz zu fassen: unwahrscheinlich (wobei ich persönlich für den Nachfolger darauf spekuliere).
Die Fertigung dürfte wohl entweder auf 28nm-HPP oder, wahrscheinlicher, 28nm-SHP hinauslaufen, bulk versteht sich.

Wieso brauchst Du dafür jetzt einen Link? Das steht alles in der gleichen Meldung bei VR-Zone.
Weil zwischen Vorstellung, i.S.v. Präsentation (u.a. mit "Folien" und technischen Hintergrundinformationen) und Produkt-"Launch" ein Unterschied besteht (solange nicht beides zusammenfällt).
 
Zuletzt bearbeitet:
Also.
Die PR Abteilung sagt, das wird noch was 2013 mit Kaveri.
Sagt mal ehrlich.
Glaubt irgendjemand deren Geschwätz? *lol**lol*
 
Je weniger präzise die Aussage (Marketing als eine Art Kunst der Pauschalisierung), desto höher deren Interpretationsmöglichkeiten, und desto höher die Chancen dass die Aussage zutrifft. Insofern kann auf die Aussage "keine Verzögerung" hin alles mögliche zutreffen, am wahrscheinlichsten aus meiner Sicht ist eine Produktvorstellung (Präsentation) auf der APU'13 Mitte November'13, inoffizieller Paper-Launch im Dezember'13, offizieller Paper-Launch mit Showeinlage auf der CES Januar'14, und tröpfchenweises Einsickern von Kaveri-Produkten in den Channel H1'14. Die Aussage des Marketings würde auch dafür zutreffen.
 
Das Weihnachtsgeschaeft mit neuen CPUs zu verpassen hat bei AMD wirklich eine lange Tradition.
Gruss Dev Art
 
und was soll ein bulk prozess genau bringen?

wäre da von der taktbarkeit und vom verbrauch nicht der alte 32nm SOI prozess um einiges besser.
 
Ob Bulk oder nicht, 28 nm sollte erst mal Flächenvorteile bringen. Zudem sind Bulk Wafer preiswerter. Alles weitere, also Performance und Energiebedarf, bleibt abzuwarten. Aber schlechter als 32 nm SOI kann's ja kaum werden. ;D
 
32 nm SOI läßt sich ja mit hohen Taktraten betreiben (Verbrauch mal ausgeklammert), ginge das mit dem 28nm Bulk auch so ohne weiteres oder könnte der früher dicht machen?
 
udn was bringt AMD eine etwas kleiner Die, wenn man dafür einige hundert mhz weniger takt bei gleichem verbrauch erreicht?

dann müßen sie noch billiger verkaufen, davon haben sie ja nix.
 
32 nm SOI läßt sich ja mit hohen Taktraten betreiben (Verbrauch mal ausgeklammert), ginge das mit dem 28nm Bulk auch so ohne weiteres oder könnte der früher dicht machen?
32nm läuft bis auf 5 Ghz (Verbrauch mal ausgeklammmert *chatt*); glaube kaum, dass 28nm da nennenswert was ändern würde.

Kommt aber natürlich stark auf die nötige Vcore und die Detailparameter an. Da müsste man mal nachforschen, aber 28nm Material von GF gibts irgendwie nicht, oder es ist zu gut versteckt ^^

Im Moment glaub ich aber immer noch etwas mehr an PD-SOI, habs ja im anderen Thread gepostet, dass IBM da noch nen 22nm Prozess hat. Eventuell ist der recht ähnlich zur 28nm SHP-Version von GF.
 
udn was bringt AMD eine etwas kleiner Die, wenn man dafür einige hundert mhz weniger takt bei gleichem verbrauch erreicht?
Wenn das Wörtchen wenn nicht wäre. ;) Ich gehe davon aus, dass man bei den erreichten Taktraten keinen Nachteil haben wird. Und bezüglich Energiebedarf, 32 nm SOI skaliert nach oben hin nicht wirklich gut. Das kann eigentlich nur besser werden.
 
Nur eins: Billig in der Massenproduktion.

Noch eins: engere Kopplung an die dGPU-Entwicklung

Und noch eins: Die Möglichkeit, bei entsprechendem Design des Chips, notfalls von GF zu einem anderen Anbieter zu wechseln falls GloFos 28nm Bulk Prozess genauso hervorragend (hust) anläuft wie ihr 32nm SOI.

Abgesehen davon: Was soll diese Diskussion um Bulk oder nicht Bulk? Ich wollte das ja auch lange nicht glauben, aber nachdem es seit einem dreiviertel Jahr auf ALLEN entsprechenden Folien deutlich drauf steht - wo ist da eine Frage offen die nicht schon mindestens 35 mal (zweimal pro Monat in passenden Threads plus einmal pro Monat in
Trollposts der üblichen Verdächtigen) durchgekaut wurde?
 
@Opteron
ist der 22nm PD-SOI nicht Gate Last?
Ne, auch noch Gate-First. Außerdem verwenden sie auch nicht den gemeinsamen 64nm Gate Pitch, wie sonst bei 20nm der Allianz üblich. Mittlerweile wissen wir ja, dass 28 vs 22nm in der Beschreibung eher willkürliche Zahlen sind, da könnte 22nm IBM und 28SHP@GF schon ähnlich sein. Muss mal nach den 28nm GF Bulk-Parametern suchen. Auch wenns nicht die gleichen Werte bei Bulk <> SHP sein müssen, ergeben sich eventuell Anhaltspunkte.
Noch eins: engere Kopplung an die dGPU-Entwicklung
"Engere Kopplung" klingt zu ungeau, schreib einfach dass man sich das Umdesign auf SOI sparen würde, da die Chips sowieso schon bulk sind.
Und noch eins: Die Möglichkeit, bei entsprechendem Design des Chips, notfalls von GF zu einem anderen Anbieter zu wechseln falls GloFos 28nm Bulk Prozess genauso hervorragend (hust) anläuft wie ihr 32nm SOI.
GF hat gate first, TSMC hat gate last, wenn sie da Wechseln wollten wärs ein ähnlich hoher Aufwand wie von SOI GF zu TSMC.
Außerdem ist 28nm bei GF doch schon seit 2 Jahren "gestartet", das war also noch mießer als 32nm, jetzt läufts aber seit Anfang 2013. Hatte mal die Yield-Folien im Prozess-Thread gepostet.
 
"Engere Kopplung" klingt zu ungeau, schreib einfach dass man sich das Umdesign auf SOI sparen würde, da die Chips sowieso schon bulk sind.

Das würde ich sicher schreiben wenn ich wüßte wie inwiefern das gegenwärtig noch ein Umdesignen im Gegensatz zum Umsetzen (idealerweise mittels automatischer Tools) ist. Die GPUs sollten ja bereits in Hochsprache realisiert sein, wenn ich mich recht entsinne.

Gemeint war aber genau das, die dGPU kann (hoffentlich) ab Kaveri mit wesentlich geringerem Aufwand (Geld, vor allem aber Zeit) in die APU integriert (oder irgendwann einmal aus ihr heraus gebildet) werden.

Zum Foundry-Wechsel: Ich hatte das bisher so eingeordnet das die elektischen Eigenschaften von SOI nach Bulk wesentlich mehr Aufwand verursachen. Fehlinterpretation meinerseits?
 
Zuletzt bearbeitet:
100%ig weiss ichs auch nicht, aber sowohl bei GF-> GL als auch bei SOI->bulk muss man das Transistordesign anpassen, deshalb denke ich, dass es da nicht viel Unterschiede gibt. Wenn mans sowieso re-designen muss, dann kann man bei der Gelegenheit auch die geänderten elek. Eigenschaften in Betracht ziehen.
Je nachdem wie erbsenzählerisch man sei will, könnte man auch noch darauf hinweisen dass selbst bulk @GF und @TSMC jeweils andere elektrische Spezifikationen haben.
OT: bei mir geht seit 2h 3dcenter.org nicht, hat nochjemand das Problem?
 
32 nm SOI läßt sich ja mit hohen Taktraten betreiben (Verbrauch mal ausgeklammert), ginge das mit dem 28nm Bulk auch so ohne weiteres oder könnte der früher dicht machen?
..., wenn man dafür einige hundert mhz weniger takt bei gleichem verbrauch erreicht?

Ob jetzt 28nm Bulk gegenüber 32nm SOI tatsächlich Takt- und/oder Effizienznachteile hat, bleibt meiner Meinung nach abzuwarten. Wie ja bekannt ist, hatte man, zumindest anfänglich und nicht gerade kurzfristig, grobe Probleme die benötigten Eigenschaften für "GPU- und CPU-Transistoren" unter einen Hund zu bringen. Es gab da eine Aussage, die sinngemäß lautete, dass man zwar einen Transistor hat(te), der hohe Taktraten ermöglichte (also für CPU) und einen hatte der mit hohe Packdichten zu produzieren war, aber keinen der für APUs passend war. Das Kompromisergebnis ist bekannt, sodass Llanos CPU-Taktfrequenzen (nach oben hin) nicht an die von 45nm anschließen konnten (Übertaktungsspielraum), und/sondern sogar niedriger starteten, als 45nm (Phenom II X4 940 mit 3,0GHz vs A8-3850 mit 2,9GHz).

Da gehören natürlich noch zahlreiche "aber" dazu (andere TDP, zusätzliche GPU, ...), doch worauf ich hinaus will ist, dass man (hoffentlich) in der Zwischenzeit extrem viel bei (ich nenne sie mal salopp) "APU-Transistoren" dazugelernt hat, sodass man bei einem neuen Design selbst auf einem in der groben Theorie "schlechteren" Prozess (also Bulk; wobei man ja bei Intel sieht, dass Bulk jetzt nicht aus Prinzip schlechter performen muss) vieles besser machen kann, als bei den ersten Anfängen (32nm SOI). Somit halte ich es nicht für ausgeschlossen, dass man mit 28nm Bulk einen nennenswerten Sprung nach vorne machen kann was die Effizienz betrifft (vorallem der CPU-Part stand/steht ja gegenüber Intels Prozesse/Prozessoren deutlich schlechter da) - und das hoffentlich ohne dass man die absolute Performance, also u.A. die Taktfrequenzen, weiter unten ansetzen muss.
 
Nach und nach werden die vielseitig interpretationsfähigen Marketingaussagen konkreter:

AMD’s ‘Kaveri’ high-performance APU remains on track and will start shipping to customers in Q4 2013, with first public availability in the desktop component channel very early in Q1 2014.

‘Kaveri’ features up to four ‘Steamroller’ x86 cores, major heterogeneous computing enhancements, and a discrete-level Graphics Core Next (GCN) implementation – AMD’s first high-performance APU to offer GCN. ‘Kaveri’ will be initially offered in the FM2+ package for desktop PCs.

Mobile ‘Kaveri’ products will be available later in the first half of 2014.
http://vr-zone.com/articles/amd-con...n-the-hands-of-enthusiasts-in-2014/50308.html
 
Zurück
Oben Unten