Kaveri - der Trinity Nachfolger

;) sau gut. Hoffen wir mal, dass AMD uns irgendwie mit ein paar getarnten Warbirds überrascht.
Langfristig einfach eine dumme Strategie mit der Benennung. Kann natürlich auch sein, dass AMD erkannt hat, dass dank Speicherbblimit der A10-8CU kaum mehr leistung bringt als der A10-6CU. :)
 
isigrim schrieb:
;) sau gut. Hoffen wir mal, dass AMD uns irgendwie mit ein paar getarnten Warbirds überrascht.
Langfristig einfach eine dumme Strategie mit der Benennung. Kann natürlich auch sein, dass AMD erkannt hat, dass dank Speicherbblimit der A10-8CU kaum mehr leistung bringt als der A10-6CU. :)
Zum Vergrößern anklicken....

Guter Punkt - aber das werden erst Benchmarks zeigen von unabhaenigen Stellen....
Kommen sie eigentlich mit dem Fall der NDA am 14.01.2014 !??
 
Erstes Kaveri-mITX-Board im handel gelistet: ASRock FM2A78M-ITX+

1051504.jpg

Quelle: geizhals.de

---------- Beitrag hinzugefügt um 15:00 ---------- Vorheriger Beitrag um 14:59 ----------

Ups, sind ja schon drei stück (2 davon seit 10/2013, sorry)! *noahnung*
 
TNT schrieb:
Ist das in etwa richtig so!?
Ist GCN so 'transistor intensiv' ?
Zum Vergrößern anklicken....
Naja, so transistor intensiv nicht. Aber GCN braucht schon etwas mehr Logik pro Shader als VLIW. GCN macht ja mehr in Hardware, zB Scheduling, was bei VLIW grösstenteils noch softwareseitig gemacht wurde.


Mich verwundert eher, dass man auf gleicher Fläche 85% mehr Transistoren unterbringen kann. Das kann doch eigentlich nicht sein. Selbst wenn man den 28nm Shrink linear in die Rechnung einbezieht, könnte ein Trinity/Richland in 28nm nur 30% mehr Transistoren auf 245 mm² unterbringen. Ermöglicht der Bulk Prozess von Glofo wirklich über 40% höhere Packdichten als SOI? Oder hat sich da jemand bei AMD nur wieder verzählt?
 
Interessant: da wirbt AMD bei Kaveri mit dem Bitcoin-Mining-Potenzial. Stand da nicht 704$/Jahr auf der Folie? Was hätte dann eine R290X?

@GPU-Dichte: die sieht mir ja ziemlich bescheiden aus; da dürfte TSMC sogar in 40nm mehr schaffen. Ob es da wirklich mal einen Konsolen-Chip auf GFs Prozess gibt, bezweilfe ich ziemlich. Der würde dann ja riesig und vermutlich viel zu lahm... keine Wunder, dass wir bis heute noch nichts über das überfällige Announcement bezüglich AMDs 2014er WSA zu lesen bekamen.

---------- Beitrag hinzugefügt um 17:08 ---------- Vorheriger Beitrag um 17:06 ----------
gruffi schrieb:
....Ermöglicht der Bulk Prozess von Glofo wirklich über 40% höhere Packdichten als SOI? Oder hat sich da jemand bei AMD nur wieder verzählt?
Zum Vergrößern anklicken....

Vermutlich Letzteres. Oder wie viele Transistoren müsste Hawaii demnach haben? Das passt einfach nicht zusammen.
 
gruffi schrieb:
Mich verwundert eher, dass man auf gleicher Fläche 85% mehr Transistoren unterbringen kann. Das kann doch eigentlich nicht sein. Selbst wenn man den 28nm Shrink linear in die Rechnung einbezieht, könnte ein Trinity/Richland in 28nm nur 30% mehr Transistoren auf 245 mm² unterbringen. Ermöglicht der Bulk Prozess von Glofo wirklich über 40% höhere Packdichten als SOI? Oder hat sich da jemand bei AMD nur wieder verzählt?
Zum Vergrößern anklicken....

Auf der einen Folie stand ja, dass der Prozess mehr in Richtung GPU getrimmt wurde. Man hat also maximale Taktfrequenz bei hohen TDP-Werten gegen eine höhere Packungsdichte und geringere Verlustleistung bei niedrigeren Taktfrequenzen eingetauscht.

Diese unterschiedlichen Anforderungen an den Prozess sollen ja mit ein Grund für die immensen Probleme bei Llano verantwortlich gewesen sein.

Andererseits kann natürlich auch hinterfragt werden, ob AMD erneut eine andere Definition bei der Zählung der verbauten Transistoren angewendet hat. Ich erinnere mal an Orochi, wo man sich auch zunächst "verzählt" hatte.


Nur falls sich jemand wundert: Wir stehen derzeit nicht unter NDA. Ich kenne auch nur die Leaks.
 
@BavarianRealist

Hawaii kommt auf ~14,2 Mio, Kaveri auf ~9,8 Mio Transistoren pro mm². Aber der Vergleich hinkt natürlich, weil GPUs höhere Packdichten haben als CPUs. Da dürfte auch Kaveri keine Ausnahme sein. Warum soll also die GPU Packdichte bei Kaveri bescheiden aussehen? So weit scheinen da Glofo und TSMC gar nicht auseinander zu liegen, sofern die Zahlen von AMD stimmen.


Dr@ schrieb:
Auf der einen Folie stand ja, dass der Prozess mehr in Richtung GPU getrimmt wurde. Man hat also maximale Taktfrequenz bei hohen TDP-Werten gegen eine höhere Packungsdichte und geringere Verlustleistung bei niedrigeren Taktfrequenzen eingetauscht.
Zum Vergrößern anklicken....
Stimmt, das wäre natürlich eine Erklärung.
 
Dr@ schrieb:
Auf der einen Folie stand ja, dass der Prozess mehr in Richtung GPU getrimmt wurde. Man hat also maximale Taktfrequenz bei hohen TDP-Werten gegen eine höhere Packungsdichte und geringere Verlustleistung bei niedrigeren Taktfrequenzen eingetauscht.
Zum Vergrößern anklicken....

In welchem Universum sind 3,7 GHz eine niedrige Taktfrequenz?
 
Zuletzt bearbeitet:
gruffi schrieb:
Naja, so transistor intensiv nicht. Aber GCN braucht schon etwas mehr Logik pro Shader als VLIW. GCN macht ja mehr in Hardware, zB Scheduling, was bei VLIW grösstenteils noch softwareseitig gemacht wurde.


Mich verwundert eher, dass man auf gleicher Fläche 85% mehr Transistoren unterbringen kann. Das kann doch eigentlich nicht sein. Selbst wenn man den 28nm Shrink linear in die Rechnung einbezieht, könnte ein Trinity/Richland in 28nm nur 30% mehr Transistoren auf 245 mm² unterbringen. Ermöglicht der Bulk Prozess von Glofo wirklich über 40% höhere Packdichten als SOI? Oder hat sich da jemand bei AMD nur wieder verzählt?
Zum Vergrößern anklicken....

Übrigens hat Hawaii eine noch extremere Packdichte als Kaveri, aber der hat auch keine CPU-Cores die auf 4GHz laufen müssen ;). Mich würd aber brennend interessieren, ob GloFos 28nm vielleicht sogar besser ist als der TSMC-Prozess. Evtl. lohnt es sich für AMD Hawaii nach GloFo zu holen um in energieeffizienter zu machen.
Jedenfalls ist die nm-Zahl angesichts des extremst gepackten Caches beispielsweise von Kaveri echt absurd geworden. Die war vorher schon absurd, aber jetzt hat man es gewissermaßen schwarz auf weiss.

Was ich noch interessant fände wär ob man bei den neuen 32nm Piledrivern auch noch mal Hand an den Prozess gelegt hat was beispielsweise SRAMs angeht. Halte ich jedenfalls für denkbar.
 
Zuletzt bearbeitet:
Wofür soll denn Kaveri die 2,4Mrd Transistoren verbrauchen? Hawaii hat mit 2816CU 5,5mal so viele CU wie Kaveri bei "nur" 6,2Mrd Transistoren, und dabei ist alles Uncore schon dabei. Ergo dürfte die GPU von Kaveri incl. Uncore nur etwa 6,2*1/5,5=1,27Mrd Transistoren verbrauchen (an sich viel weniger, weil ohne Uncore). Das verbraucht schon rund die Hälfte des Dies. Wo sollen dann die restlichen 1,2Mrd Transistoren von Kaveri sein? Die Controller und die CPUs besitzen weit geringere Transistor-Dichten. Ich bezweifle dass Kaveri 2,4Mrd Transistoren hat.
 
@BavarianRealist

Ein Bulldozer Modul inklusive L2 hat 213 Mio Transistoren. Bei Steamroller dürfte die Transistorlogik noch ein Stückchen angewachsen sein. Nicht nur wegen der zweiten Decoder Einheit. Rechne ruhig mal mit bis zu 250 Mio Transistoren. Macht für zwei Steamroller Module also etwa eine halbe Mrd Transistoren die noch hinzukommen. Zudem funktioniert das mit Division durch die Anzahl der Shader nicht einfach so. Du hast ja nicht nur Shader. Du hast auch Einheiten, die ein anderes Verhältnis aufweisen können oder gar nur einmalig vorhanden sind. Das Speichereinterface hat zB ein Verhältnis von 4:1, ROPs 8:1, TMUs 5,5:1, UVD 1:1, VCE 1:1, TrueAudio 1:1 usw. Lass mal Hawaii 10% GPU Logik haben, die du 1:1 in eine APU übernehmen musst. Dann können 2,4 Mrd Transistoren für Kaveri eigentlich recht gut hinkommen. Uncore musst du ja neben GPU und Steamroller auch noch hinzurechnen.
 
Endlich mal wieder die FX-Geschichte aufgewärmt, das haben wir jetzt gebraucht... die 2,4 werden schon stimmen. Bitte nicht vergessen, dass der Uncore gewaltig sein dürfte, bei der ganzen Funktionalität. Die eigentliche Innovation ist der Prozess und der Uncore. SR ist ja "nur" Evolution.
Wenn man sich die pseudo-Die-Plots aus der Präsentation anschaut, erkennt man, dass der Uncore in den unteren Schichten verschwunden ist, dafür ist die GPU sehr groß angelegt. Das könnte auf die neue ULK-Technik von GloFo hindeuten, da wird die erste Schicht ja ausgespart.
Außerdem bin ich ja immer noch der Meinung, dass Kaveri nicht nur 8 sondern 14 CUs haben könnte.
 
Zuletzt bearbeitet:
BavarianRealist schrieb:
Wofür soll denn Kaveri die 2,4Mrd Transistoren verbrauchen? Hawaii hat mit 2816CU 5,5mal so viele CU wie Kaveri bei "nur" 6,2Mrd Transistoren, und dabei ist alles Uncore schon dabei. Ergo dürfte die GPU von Kaveri incl. Uncore nur etwa 6,2*1/5,5=1,27Mrd Transistoren verbrauchen (an sich viel weniger, weil ohne Uncore). Das verbraucht schon rund die Hälfte des Dies. Wo sollen dann die restlichen 1,2Mrd Transistoren von Kaveri sein? Die Controller und die CPUs besitzen weit geringere Transistor-Dichten. Ich bezweifle dass Kaveri 2,4Mrd Transistoren hat.
Zum Vergrößern anklicken....

1,2Mrd Transistoren Rest? da passt ja ein ganzer Orochi rein. Scheint als sei Glofos 28nm SHP gut in Sachen SRAM-ZellendIchte. So schlehct kann der Prozess ja dann nicht sein: man schlägt in Sachen Packdichte sogar Intel.

aus dem 3DCenter geborgt:
Haswell 4C / GT2 => 1.4 BT / 177mm² = 7,91 Mio Transistoren pro mm² @ 22mm

Kaveri 4C / 8GCN => 2.4 BT / 245mm² = 9,83 Mio Transistoren pro mm² @ 28nm

Hawaii: TSMC 28HP, 6,2 Mrd. Transistoren, 438mm² => 14,2 Mio Transistoren pro mm²
Zum Vergrößern anklicken....

[Milchmädchenrechnung]
Annahme: Packdichte der KAveriGPU == Dichte Hawaii
So komme ich mit der Packdichte Hawaiis appliziert auf 45% des 245mm² großen Kaveridies auf einen Rest von 830Millionen Transistoren für Alles minus der GPU. Das würde ungefähr eine Packdichte von 6,2Millionen Transistoren pro mm² für den Rest bedeuten. Das wäre das 1.6 fache der Packdichte von Orochi.
[/Milchmädchenrechnung]

Slide 11: der Preis - ein paar hundert MHz
"This cost us some cpu frequency at high TDPs"
"Need better area utilization for GFX"

mfg
 
Am Ende zählt nur das was hinten rauskommt, die Transistoren sind völlig irrelevant.

Nach aktuellen Kenntnissen soll Kaveri 10% mehr CPU & 25% mehr GPU Performance gegenüber Richland haben,
was soll daran besonders sein? 32 vs. 28nm, das haut mich jetzt nicht vom Hocker...
 
Zuletzt bearbeitet:
y33H@ schrieb:
Auf dem Slide-Deck das gezeigt wurde, fehlt besagter A10.
Zum Vergrößern anklicken....

Deshalb hab ich ja geschrieben, dass er NOCH nicht offiziell erwähnt wird. Besagter A10-7800 hat als Engineering-Sample für die ersten (wenn auch weitgehend unwichtigen) Kaveri-Benchmarks aus China gesorgt. Er taucht auch auf einer inoffiziellen Roadmap auf, die auch deine Redaktion hier gebracht hat (oder bist du nicht mehr bei PCGH?). Und drittens bestand das Lineup bei AMD noch nie aus 3,5 Prozessoren: weder bei Bulldozer, Vishera, Trinity noch bei Richland. Wenn AMD erstmal nur diese 4 Modelle enthüllt, liegt das wohl daran, dass sie schnell starten wollen und zu Anfang nur zwei davon liefern können.

PS: Welchem Foto in der PCGH darf man dich denn zuordnen?
 
Zuletzt bearbeitet:
Kaveri schrieb:
...So schlehct kann der Prozess ja dann nicht sein: man schlägt in Sachen Packdichte sogar Intel...
Zum Vergrößern anklicken....

Eben gerade nicht: wieso brauchen die wenigen 512CU im Kaveri so gigantisch viel Platz? 512CUs im Hawaii dürften nur einen Bruchteil an Diesize belegen. Ergo ist die Dichte gerade im "so dichten GPU-Bereich" sehr niedrig. Dass der Rest dann eine höhere Dichte haben soll, bezweifle ich. Daher bezweifle ich auch die 2,4Mrd Transistoren...es sei denn AMD rechnet hier plötzlich anders und Hawaii hätte dann...?
 
BavarianRealist schrieb:
512CUs im Hawaii dürften nur einen Bruchteil an Diesize belegen.
Zum Vergrößern anklicken....
Mal abgesehen davon, dass weder Hawaii noch Kaveri 512 CUs haben, auch 512 Hawaii Shader würden nicht nur einen Bruchteil an Chipfläche in Kaveri benötigen. Wie kommst du denn darauf, dass 512 Shader in Kaveri "so gigantisch viel Platz" brauchen? Kannst du das mit Zahlen untermauern? Alles was wir bisher konkret sehen, sind 2,41 Mrd Transistoren verteilt auf 245 mm². Wie viele Transistoren und mm² dabei einzelne Einheiten brauchen, wissen wir nicht.
 
Also ist a) der Prozess verantwortlich, b) sind ein oder mehrere der Angaben falsch oder c) es sind mehr als 512 Shader im Die vorhanden. Man darf gespannt sein, was es letztlich ist
 
was, wieso? Bei Trinity/Richland waren 384 Shader enthalten, die nahmen auch deutlich mehr Fläche als die beiden CPU-Module ein. Bei Kaveri werden die CPU-Module etwas gewachsen sein, aber nicht viel; die GCN-Shader nehmen wohl etwas mehr Platz weg als die alten VLIW5-Shader, es sind 50% mehr, und zwei weitere Coprozessoren sind noch dazugekommen, VCE und TrueAudio (so daß mit UVD, GPU und CPU Kaveri dann insgesamt 5 Prozessoren hat). Vielleicht braucht auch PCIe 3.0 etwas mehr Platz, ggf. ist der Memorycontroller auch schon ein Kombicontroller für DDR3+4 und damit bestimmt etwas größer. Dazu kommen die diversen Teile, die man nicht so gut schrumpfen kann. Also ist klar, daß sich in der Flächenverteilung der Anteil der CPU immer weiter verringert.

Kaveri schrieb:
So schlehct kann der Prozess ja dann nicht sein: man schlägt in Sachen Packdichte sogar Intel.
Zum Vergrößern anklicken....
Das war aber bei AMD traditionell so, höhere Transistorendichte bei gleicher Node. Wäre aber auch blöd, das nicht zu haben, wenn man da später ankommt (was auch immer so war). Oder anders betrachtet: Möglicherweise ist Intel auch deshalb immer schneller als andere bei der nächsten Node, weil sie sie nicht richtig ausreizen. Geringere Dichten lassen sich eben einfacher fertigen. Aber vertiefen wir das mal nicht weiter, bevor sich wieder jemand beschwert, es sei OT :]
 

Ähnliche Themen

FredD
Beema - der Kabini Nachfolger
24 25 26
Antworten
638
Aufrufe
142K
derDruide
derDruide
Nero24
News Architektur-Infos zu Kaveri und Steamroller geleakt
Antworten
12
Aufrufe
6K
y33H@
y33H@
Dr@
Bericht: x264 mit OpenCL-Beschleunigung
Antworten
0
Aufrufe
44K
Dr@
Dr@
Zurück
Oben Unten