Parallel-/ Seriell-Wandler

Robocop86

Captain Special
★ Themenstarter ★
Mitglied seit
16.10.2006
Beiträge
239
Renomée
6
p-s-Wandler.jpg

Wusste nicht in welcher Kategorie ich die Frage stellen sollte, denke bei Wissenschaft und Technik ist es gut aufgehoben. Folgendes: Ich habe Probleme damit das obrige Schaltbild eines Parallel-/Seriell-Wandlers zu verstehen.

EDIT

Ein Beispiel: An x[SUB]n[/SUB] und bei L(load) liegt eine "1" an. Das UND Gatter schaltet und legt die 1 an den D Eingang des Flipflops. Am obrigen UND Gatter, wo der Clock Eingang dranhängt, wird die 1 des L Eingangs negiert. 1 und 0 ergibt 0 in einem UND Gatter, d.h. kein Strom fließt von diesem Gatter aus in den C Eingang des Flipflops. In einem D FF wird aber nur ein Wert übernommen, wenn der C Eingang 1 ist. Bei C = 0 wird immer der vorherige Zustand gespeichert. Irgendwie fehlt noch was in der Schaltung...irgendein Bauteil, das die 1 zwischenspeichert, bis der C Eingang wieder auf 1 geschaltet ist, sonst werden ja nur die Nullen übernommen.
 
Zuletzt bearbeitet:

m0sh

Lt. Commander
Mitglied seit
23.02.2006
Beiträge
134
Renomée
0
L kommt unnegiert über das ODER (ganz oben) an C von den FFs. Das UND ganz oben verhindert nur, dass die Clock schaltet, wenn L aktiv ist.
 

Robocop86

Captain Special
★ Themenstarter ★
Mitglied seit
16.10.2006
Beiträge
239
Renomée
6
L kommt unnegiert über das ODER (ganz oben) an C von den FFs. Das UND ganz oben verhindert nur, dass die Clock schaltet, wenn L aktiv ist.

Verstehe. Letzte Frage: Handelt es sich bei den D-Flipflops um taktzustandsgesteuerte oder (zweifach) taktflankengesteuerte FFs?
 
Oben Unten