Prognose-Board: Wie geht es bei AMD weiter? Entwicklungen / Strategien / Maßnahmen, die AMD betreffen bzw. die AMD treffen könnte

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.566
Renomée
323
Was genau findest du da Interessant? Mir fällt es schwer mir seine langatmigen Wiederholungen von allgemein bekanntem anzuhören in seinem schottischen Akzent.
 

MagicEye04

Grand Admiral Special
Mitglied seit
20.03.2006
Beiträge
20.070
Renomée
721
Standort
oops,wrong.planet..
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • SETI@Home Wow!-Event 2019
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Naja, dann muss man auch das Board und unbekannten RAM und den Kühler mitkaufen.
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
937
Renomée
309
Was genau findest du da Interessant? Mir fällt es schwer mir seine langatmigen Wiederholungen von allgemein bekanntem anzuhören in seinem schottischen Akzent.
Ich finde seine Analysen mit recherchierten Zusammenhängen aus online News hervorragend, insbesondere wenn er das mit Insider Infos ausschmückt.

Also dass bei Intel „Murthys“ Law regiert wusste ich so noch nicht.
Dass Koduri das nächste Quartal abgesägt werden soll und DG2 eingestampft würde ist mir auch neu.
Dass 7nm so miserabel läuft dass es erst 2023 relevant würde hätte ich in dem Extrem nicht erwartet.

Das gäbe AMD weiterhin Gelegenheit Marktanteile zu gewinnen. V.a. Mit so einer langen Schwäche von Intel im wichtigen OEM und Laptop Geschäft.
 
Zuletzt bearbeitet:

Peet007

Admiral Special
Mitglied seit
30.09.2006
Beiträge
1.785
Renomée
21
Die Messlatte die AMD gesetzt hat ist recht hoch. 16 Kerne im Desktop mit Wakü schaffen die 4,2 GHz unter Volllast auf auto.

Wenn sie wirklich die "Stackt" Variante (I/O unten und Cores oben) umsetzen müssen sie auch die Kernanzahl mit der entsprechenden Taktbarkeit schaffen. HTT ist SMT unterlegen. Änderungen am L3 oder genereller anderer Aufbau. Gegen die TR Modelle mit bis zu 64 Kernen haben sie rein gar nichts entgegen zu setzen.

3 Jahre sind eine lange Zeit, da kann AMD noch einiges bewerkstelligen.
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
937
Renomée
309
Gerade auf CB aufgeschnappt. Raja Koduri wird betont bleiben und Murthys Law wird vor die Türe gesetzt.

Der Chef nahezu aller wichtigen Sparten bei Intel inklusive der Fertigung muss aufgrund der ständigen Verzögerungen bei 7 nm gehen. Dr. Venkata „Murthy“ Renduchintala hatte den Posten des Chief Engineering Officer inne und war damit de facto die Nummer 2 im Konzern.
:
Raja Koduri bleibt Chef der Sparte Architecture, Software and Graphics, der Supply Chain, also die Versorgung mit Material sowie des Marktes, bleibt ebenso wie zuvor mit Dr. Randhir Thakur besetzt.

Also muss AMD sich doch weiter anstrengen besser zu sein.


hier noch die Intel-eigene News.
 
Zuletzt bearbeitet:

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.938
Renomée
8.620
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021

Yoshi 2k3

Admiral Special
Mitglied seit
18.01.2003
Beiträge
1.250
Renomée
140

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.938
Renomée
8.620
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021

Ramius

Commander
Mitglied seit
19.08.2002
Beiträge
160
Renomée
10
Ich frage mich nur wo dieses Prinzip überhaupt Sinn macht. Aktuell schalten sich doch die Teile des Prozessors in den Schlafmodus die nicht benötigt werden. Wo spart man da dann etwas bei diesen BigLittleCPUs? Zudem es zusätzlicher Logik bedarf die erkennt welcher Code auf welchem Prozessor ausgeführt werden kann.
 

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.938
Renomée
8.620
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Ich frage mich nur wo dieses Prinzip überhaupt Sinn macht. Aktuell schalten sich doch die Teile des Prozessors in den Schlafmodus die nicht benötigt werden. Wo spart man da dann etwas bei diesen BigLittleCPUs? Zudem es zusätzlicher Logik bedarf die erkennt welcher Code auf welchem Prozessor ausgeführt werden kann.

Das ist die Frage.

Viel interessanter sind da momentan auch die Patente von AMD, die sich auf Grafik-Chiplets beziehen, die einen gemeinsamen Cache verwalten könnten und sich gegenüber dem Betriebssystem als ein Grafikchip präsentieren. Das ist doch der heilige Gral - Multi-GPU.
 

Impergator

Lieutnant
Mitglied seit
03.04.2014
Beiträge
74
Renomée
5
Ich frage mich nur wo dieses Prinzip überhaupt Sinn macht. Aktuell schalten sich doch die Teile des Prozessors in den Schlafmodus die nicht benötigt werden. Wo spart man da dann etwas bei diesen BigLittleCPUs? Zudem es zusätzlicher Logik bedarf die erkennt welcher Code auf welchem Prozessor ausgeführt werden kann.
Ich glaube der eigentlich Reiz der kleinen Cores ist die Kombination von kleiner Chipfläche und Energieeffizienz. Wenn der Kern etwas weniger schnell ist, dabei deutlich weniger Energie braucht und deutlich kleiner ist, kann man Chiplets mit mehr Kernen machen, die im Multithreading stärker, billiger und effizienter sind. Dass das big.LITTLE-Konzept im Mobile-Bereich was bringt, dem gibt der Erfolg in Smartphones und Tablets recht
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.566
Renomée
323
Ich denke diese Patente werden für neue Märkte relevant werden. Schaut man sich embedded an bei AMD haben sie einen Markt der da mit noch sparsameren Lowpower APUs bedient werden kann. Die R-Serie z.B. hier könnte AMD vielleicht einen Katzen-Nachfolger mit echten Mobile-SoC Eigenschaften planen?
 

ONH

Grand Admiral Special
Mitglied seit
31.08.2009
Beiträge
4.051
Renomée
66
Standort
🇨🇭
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
Das Patent ist auch von 2017. Die Frage ist halt, wo macht das Big-Little-Prinzip Sinn? Nur bei Laptops oder auch im Desktop?
Sobald ein Bildschirm genutzt wird, spielt es bei den heutigen Geräten keine Rolle mehr, bei 15W für einen 8Kerner. Eigentlich wären damit ja BD möglich, bei welche die FPU nur am einen Kern angebunden ist oder eine normale AVX FPU am einen Kern und AVX schlagmichtot 4048 bit Breit an jedem 2. Kern.
 

Opteron

Redaktion
☆☆☆☆☆☆
Mitglied seit
13.08.2002
Beiträge
23.643
Renomée
2.249
  • SIMAP Race
  • Spinhenge ESL
  • BOINC Pentathlon 2012
Ich frage mich nur wo dieses Prinzip überhaupt Sinn macht. Aktuell schalten sich doch die Teile des Prozessors in den Schlafmodus die nicht benötigt werden. Wo spart man da dann etwas bei diesen BigLittleCPUs? Zudem es zusätzlicher Logik bedarf die erkennt welcher Code auf welchem Prozessor ausgeführt werden kann.
Ich glaube der eigentlich Reiz der kleinen Cores ist die Kombination von kleiner Chipfläche und Energieeffizienz. Wenn der Kern etwas weniger schnell ist, dabei deutlich weniger Energie braucht und deutlich kleiner ist, kann man Chiplets mit mehr Kernen machen, die im Multithreading stärker, billiger und effizienter sind. Dass das big.LITTLE-Konzept im Mobile-Bereich was bringt, dem gibt der Erfolg in Smartphones und Tablets recht
Ja, das Problem sind die Leckströme, die werden immer mehr, je kleiner die Strukturen sind. Clock-gating hilft da nichts mehr, es hilft nur noch den Strom komplett abzustellen (Power-Gating). Dafür könnte man dann big-little gebrauchen.

Sinn macht das aber nur im Grenzbereich zw. verschiedenen Baugrößen. Z.B: ein Tablett, das man in die Dockingstation steckt und dann zum halbwegs tauglichen Gamer-PC wird, oder gar ein Handy ;))

Ansonsten vielleicht noch Gamer-Notebooks im Unterschied Stationär-/ Mobilbetrieb.

Im Desktopbereich ist es dann aber eher unnötig. Um den Stromverbrauchs-Unterschied ausnutzen zu können, bräuchte man dann mindestens ein Laptopnetzteil.
 

Peet007

Admiral Special
Mitglied seit
30.09.2006
Beiträge
1.785
Renomée
21
Intel hat ja einen "Zwitter" mit Core i und Atom auf der Roadmap. Es hilft sicherlich den Verbrauch im Rahmen zu halten und man hat dann auch einen 16 Kerner. Im mobilen Bereich macht das Sinn aber als Desktop? Normal kauft man sich eh die Kerne die man braucht oder brauchen kann. Die paar Watt Unterschied macht man locker im Setup wett.

Ubuntu hat doch schon vor Jahren ein Handy gezeigt das in der Docking Station dann in den Desktopbetreib gewechselt ist. Für normales Office, I-net oder Programmiren reicht die Rechenleistung bei weitem, dann noch der größere Akku in einem Notebook. Mit der heutigen Technik müsste der doch Tage im Akkubetrieb laufen.
 

Shearer

Grand Admiral Special
Mitglied seit
21.11.2001
Beiträge
2.865
Renomée
30
Standort
Munich, Germany
Bei Intel ist es im Moment ein 5 Kerner... 4 Little Atom Cores + 1 Big SunnyCove Core. Das ist also ein Konzept für einen beschränkten Markt. Kleine kompakte Devices mit niedriger TDP, vermutlich passivem Cooling...

Also im Moment würdest du sowas nicht mal in ein "normales" Notebook einbauen. Intel kann aber mit 3D Stacking gleich noch RAM auf dieses Konstrut kleben und hat somit einen kompletten SoC, fast schon kompletten "PC". Fehlt auf einem Board neben der CPU noch der DRAM für die SSD und ein bisserl I/O.

Macht sowas im Notebook Sinn... vielleicht wenn es ein bisserl aufgebohrt wird, d.h. du packst noch ein paar Little Cores in eine APU. Im klassischen APU-Desktop macht es kaum noch Sinn. Das ist vermutlich ein Nischenkonzept. Oder man machts wie Apple und hat verschiedene Spezialbereiche in die CPU integriert.
 

eratte

Redaktion
☆☆☆☆☆☆
Mitglied seit
11.11.2001
Beiträge
17.221
Renomée
1.629
Standort
Rheinberg / NRW
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2020
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2021

Ramius

Commander
Mitglied seit
19.08.2002
Beiträge
160
Renomée
10
Kommt halt drauf an wie viele Ingenieure darauf anspringen um dann für das Regime in China zu arbeiten. Genauso gefährlich wäre es wenn China sich Taiwan einverleiben will.
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Big Little macht im Marketing viel Sinn: da kann man dann neben seinen sagen wir mal 8 normalen Cores (Big) noch 32 klitzekleine Cores (Little) dazu bauen, und schon kann man mit 40 (!!!!!11) Cores werben, ohne allzu viel Chipfläche investiert zu haben.
MfG
 

E555user

Vice Admiral Special
Mitglied seit
05.10.2015
Beiträge
937
Renomée
309
Mir würde ein umgekehrer Ansatz besser gefallen. 2 Mini-Kerne mit Rückwärtskompatibilität ohne AVX und weinig SIMD im I/O Chip und in den grossen Kernen im Chiplet nur moderne reduzierte ISA. Das könnte helfen alte Zöpfe abzuschneiden, traue ich in der Marktposition auch mit Compiler aber nur Intel zu. Also wird da nichts draus. Für AMD kommt bigLittle nur als me-too in Frage sofern die Kunden das dann wirklich wollen. Zen selbst soll ja recht gut nach unten skalieren.... man könnte einfach 2 volle Zen ohne Cache in den I/O und bei Bedarf die Chiplets ins Power-Gating. Nur für APU brauchts da mehr bigLittle....
 

Pinnacle Ridge

Commodore Special
Mitglied seit
04.03.2017
Beiträge
493
Renomée
3
Die Zen-Integerkerne sollten doch eh schon als "Little-Kerne" reichen?
Würde es nicht reichen, wenn man die FPU auf 2×128b reduziert und die Caches verkleinert?
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.566
Renomée
323
Damit könnte TSMC bei der EUV-Fertigung schon uneinholbar sein, durch Innovation und patentgeschützt:
Depending on process requirements, EUV photomask is divided into two types – with pellicle and without pellicle. TSMC has chosen EUV mask without pellicle to enhance optical transmittance, thus reducing energy loss during exposure process. To resolve the fall-on issue, TSMC’s Quality and Reliability Organization has collaborated with Technology Development and Operations Organizations to jointly develop the fall-on analysis technique since 2018.


TSMC develops the “Dry-Clean Technique for EUV Mask” with innovative thinking. Instead of using traditional wet clean process with ultrapure water and chemicals, fall-on particles are rapidly removed by such a dry clean technique. Meanwhile, the fall-on source is precisely located by sub-nanometer analysis technique and therefore contaminations can be excluded thoroughly. With persistent tests and optimization, the fall-on particle reduction rate achieved more than 99% in 2020.

TSMC’s Dry-Clean Technique for EUV Mask
img_02.jpg
 
Oben Unten