Was kommt (nach den ersten Deneb (K10.5+)) fuer den Desktop bis zum Launch der BD(APUs)?

[Bobo_Oberon]

Eine CPU mit 8 HT-Links:
http://www.freepatentsonline.com/y2009/0213755.html ...

Mich wundert das Einreichungsjahr 2008, am 26. Februar. Ich hatte gedacht, dass AMD Patente für multiple Prozessoren-Interconnects schon viel früher als Patent eingetütet hätte. Aber hier ist ja auch ausdrücklich die Rede von Prozessoren-Node 0 bis 7.

Danke, fürs Ausgraben.

MFG Bobo(2009)

 

[Dresdenboy]

http://www.semiaccurate.com/forums/showthread.php?p=3384#post3384

 

[Opteron]

http://www.semiaccurate.com/forums/showthread.php?p=3384#post3384

Verdammt, wenn das wirklich jetzt schon stimmt, über was sollen wir dann bis 2011 noch spekulieren

 

[Bobo_Oberon]

Hatten wir das PDF "Partitioning Multi-Threaded Processors with a Large Number of Threads" schon? Ist aus dem Semiaccurate.com-Forum.

Darin werden die unterschiedlichen Typen von SMT-Prozessoren aufgezählt. Der Clustered Multi-Threaded (CMT) Processor kommt dem Modell von Dresdenboy recht nahe.

MFG Bobo(2009)

 

[Dresdenboy]

Verdammt, wenn das wirklich jetzt schon stimmt, über was sollen wir dann bis 2011 noch spekulieren

*g* Naja, da wäre noch Bobcat

@Bobberon:
Sollten wir irgendwo schon haben. Mich stört da nur die bunte Mischung von Threads in den Schedulern wie beim SMT.

 

[mocad_tom]

Hallo zusammen,

ich hau dann vllt. mal was zu Bobcat raus.
Wieso nennt man die beiden ungleichen Zwillinge Bulldozer und Bobcat? Und warum hat man Bobcat noch nicht gekillt? AMD ging es zwischendrin wirklich dreckig, sie haben alles mögliche wieder los werden wollen, nur an Bobcat haben sie festgehalten - wiesu denn blus?

mMn steckt da eine neue Stromspartechnologie dahinter. Man baut einen enormen Riesen-Core mit einem unheimlich großen Transistor-Budget(Bulldozer) und gleichzeitig baut man einen Core mit exakt dem selben Befehlssatz/-umfang exakt dem selben !sichtbaren! Registersatz (nicht Schattenregister und OoO-Spekulation-Zeugs) nur die zum OS sichtbaren Elemente sind exakt gleichgelagert.

Dahinter sind es zwei komplett verschiedene Kerne. Bulldozer ist ein dickes, dickes OoO-Design, Bobcat ein schlankes In-Order-Design.

Vllt. erkennt man schon worauf ich hinaus will -> Wenn man im Idle-Betrieb ist wird der Inhalt des Registersfiles vom BD- zum BC-Registerfile kopiert. Bulldozer wird komplett stromlos gemacht und Bobcat arbeitet weiter. Werden Rechenkapazitäten benötigt wird der Inhalt des Registerfiles wieder komplett zurückkopiert, Bulldozer übernimmt wieder die Arbeit.

Heute hat man das Problem, dass die Transistoren bis maximal 0,8V runtergeregelt werden können. Hat man eine Riesenanzahl an Transistoren müssen die trotzdem noch gefüttert werden, einfach mal Teile der Pipeline schlafen legen ist nicht ohne. Ein kleiner In-Order-Kern kann ganz schön klein werden (siehe z.B. Atom) - deshalb killed es auch nicht wirklich das Transistor-Budget. Die Cache-Hierarchie kann von beiden genutzt werden. Wenn Bobcat am Arbeiten ist, können drei viertel der Cachezeilen komplett Stromlos gelegt werden.

Grüße,
Tom

 

[raven-666]

klingt interessant die variante, aber hat amd die ressource für eine solche entwicklung?

 

[Opteron]

*g* Naja, da wäre noch Bobcat

Stimmt den solls auch noch geben ...

Wenn ich AMD wäre, würde ich nen halben Bulldozer designen. Hätte den Vorteil, dass man den Bobcat eher fertig hätte und mit dem schon ein paar die Neuerungen testen könnte.

Die Hälfte wäre dann:

• 1xDDR3 1333
• 2comp+2fast Decoder (vielleicht wäre 1+3 besser, kommt drauf an).
• 2xInt Units mit je 1 Pipline, reicht locker ...
• shared 128bit FPU
• kleinere Caches
• kein speculativ execution im 2ten Cluster (kostet zuviel Strom).

Wäre doch ein nettes Gesellenstück, bevor man sich an den dicken Bulldozer ranwagt. Zum ausprobieren des KGC Decoders würde es auch taugen.

@mocad_tom:
Glaub ich nicht, was will man in ner dicken Server CPU mit einem Bobcat ?
Das rentiert sich nicht.

MMn muss es auch nicht unbedingt inorder sein, VIAs C8 zeigt in 65nm, dass man selbst mit OOO schon ganz gut mit dem Strom haushalten kann. Da würde ich für eine 32nm CPU auch OOO einbauen. Intel will mit Atom ja irgendwann noch in Handys, da müssen die unter 1W, AMD peilt für Bobcat aber 1-10W (lauter der uralt Bobcat "Präsentation") an, das reicht locker für was besseres.

ciao

Alex

 

[mocad_tom]

@raven-666
Gegenfrage - hat AMD die Ressourcen einzelne Piplineteile deaktivierbar zu machen, um Strom zu sparen? Darin steckt nämlich auch eine Menge Know-How.
mMn ist das von mir geschilderte Szenario eine Art Brute-Force-Methode nach dem Motto wir kriegen das andere nicht gebacken, also probieren wir es mal so.

@Opteron
1. Via hat ein OoO-Design - Sun(Rock), IBM (Xenon - die Xbox360-&PS3-CPU, Power6-Kern), ARM und Intel (Atom) haben ein In-Order-Design - das Argument lasse ich nicht zählen.
2. Hat AMD noch ein bisschen Know-How von National Semi (Geode GX1 & GX2).
3. Ich kann mir durchaus einige Server-Szenarien vorstellen, wo sich ein Umswitchen auf Bobcat im Bereich Performance-Pro-Watt bemerkbar macht. Wenn ein Bulldozer im min-P-State bei 800 Mhz idelt (C0-State) wird dieser deutlich mehr verbrauchen als ein Bobcat egal in welchem P-State. Man hat ja auch gesehen, dass der C1-, C4-, oder C6-State vllt. in einem Laptop ganz ordentlich funktioniert, aber bei einem Server schon wieder eher Schwierigkeiten macht.

Grüße,
Tom

 

[Crashtest]

eine Frage beim Design ist - warum takten die CPUs nur bis 800MHz runter ?

Es gibt doch auch noch 600, 400 oder gar 200MHz HyperTransport-Link-Frequenz !
Daher wäre ein runtertakten auf 200MHz HT-Link bei einem Multi von 1 auf geringe 200MHz möglich oder

 

[mocad_tom]

Nagle mich bitte nicht drauf fest - ein E-Techniker kann das sicher besser erklären.

Auf grund der Valenzbänder und dem Sprung von einem ins andere Valenzband blablabla... kann man Silizium-Transistoren nicht unter 0,8V betreiben - ist eine Schallmauer, die vom bohrschen Atommodell vorgegeben wird. Mittlerweile ist man mit den Fertigungsstrukturen so weit unten, dass man mit 0,8V Transistoren mit 800Mhz schon "umladen" kann. Man könnte zwar mit dem MHz-Wert noch weiter runtergehen, es bringt aber nicht viel, weil man mit der Spannung nicht sehr viel weiter runtergehen kann.

Deshalb geht man da nicht mehr sehr viel weiter runter sondern versucht mit den C-States weiter den Stromverbreuch zu senken. Bei den C-States werden mal eben 100.000 Takte (oder weiß der Teufel wie viele) komplett ausgelassen.

Grüße,
Tom

 

[Markus Everson]

@raven-666
Gegenfrage - hat AMD die Ressourcen einzelne Piplineteile deaktivierbar zu machen, um Strom zu sparen? Darin steckt nämlich auch eine Menge Know-How.

Ist zwar unhöflich, aber ein Gegenfrage auf die Gegenfrage: Braucht AMD überhaupt deaktivierbare Pipelines?

Istanbul braucht bei 1,8 GHz weniger als 60W TDP. Auch wenn man halbwegs realistisch ansetzt - auf einen Core ohne L3 runter gebrochen kommen beachtliche theoretische Werte raus. Immer noch bei 1,8 GHz und ohne weitere Spannungssenkung.

Falls GlobalFoundry zu dem Schluß kommt das man diese Werte auch in Massen liefern kann steht AMD gut da.

 

[Opteron]

1. Via hat ein OoO-Design - Sun(Rock), IBM (Xenon - die Xbox360-&PS3-CPU, Power6-Kern), ARM und Intel (Atom) haben ein In-Order-Design - das Argument lasse ich nicht zählen.

So what ?
Weder Rock, Xenon und schon gleich gar nicht der Power6 sind stromspar CPUs mit 1-2 Kernen. Der Vergleich hinkt gewaltig. Bei den Teilen macht es Sinn, da man mit viel Kernen und SMT massiv auf Parallelisierung setzt. Da sind viele (ganz) kleine InOrder Cores besser. Aber bei 1-2 Kernen muss man nicht so krass an Die Fläche sparen.

Ausserdem reden wir von 32nm ... da gibts eh wieder nen Nachschlag im Transistorenbudget, Power7 ist z.B. auch schon wieder OOO ...

@Crashtest:
Soviel ich weiss gibts schlicht und ergreifend keinen kleineren Mutliplier als 4. Woran das wiederum liegt .. kA.

ciao

Alex

 

[LinuS]

Istanbul braucht bei 1,8 GHz weniger als 60W TDP.

Ich dachte das war nur die EE-Version.

 

[LoRDxRaVeN]

Ich dachte das war nur die EE-Version.

Richtig, aber er hat ja extra die Taktung auch genannt, also passt das schon...
Der niedrige Verbrauch wird ja quasi fast nur durch die niedrigere Taktung und dadruch niedrigere Spannung erkauft...

Opteron 2419 EE 6-Core 1.8 Ghz 40W ACP
(55W ACP =~ 68W TDP)

 

[hot]

Wie soll man sonst EEs machen? Die Spannung ist niedriger als normal, das lässt man sich halt bezahlen.

 

[mocad_tom]

So what ?
Weder Rock, Xenon und schon gleich gar nicht der Power6 sind stromspar CPUs mit 1-2 Kernen. Der Vergleich hinkt gewaltig. Bei den Teilen macht es Sinn, da man mit viel Kernen und SMT massiv auf Parallelisierung setzt. Da sind viele (ganz) kleine InOrder Cores besser. Aber bei 1-2 Kernen muss man nicht so krass an Die Fläche sparen.

Bei diesen Designs wurde aber In-Order gegenüber OoO vorgezogen, weil es Energieeffizienter ist - es wird sogar noch Energieeffizienter, wenn man SMT mit dazunimmt. Das Verhältnis (Gesamt-)Rechenperformance zu elektrische Leistungsaufnahme ist besser als in einer OoO-CPU.

Ausserdem reden wir von 32nm ... da gibts eh wieder nen Nachschlag im Transistorenbudget, Power7 ist z.B. auch schon wieder OOO ...

Die Aussage trifft meinen oben genannten Punkt mal so überhaupt nicht. Ich spreche davon, dass der Bulldozer-Kern ein riesiges Transistor-Budget haben wird und viele Transistoren bringen das Problem des Leckstroms mit sich.
Angenommen allein der BD-Core ohne Cache-Architektur benötigt 40Mio Transistoren. Der K8-Core benötigte 16 Mio Transistoren. Angenommen ein ganz simpler In-Order-Bobcat benötigt 5 Mio. Transistoren. Schauen wir nur auf die Leckströme (um vllt. den Sachverhalt ein bisschen zu vereinfachen).
Dann ( wieder vereinfacht betrachtet) benötigt der BD-Core im Idle bei 800Mhz und 0.8V im min-P-State 8W, der K8-Core 3,2W und der Bobcat 1W. Jeder Transistor unter Strom leckt, je mehr Transistoren, desto mehr leckt.

Meine Idee zielt ja eben darauf ab, einen großen Core zu haben und in Idle-Situationen diesen komplett stromlos zu schalten und dafür dann den Bobcat-Core unter Strom zu setzen, der aber deutlich weniger Transistoren mitbringt. Dadurch darf Bulldozer auch wieder deutlich ungehemmter mit dem Transistor-Budget umgehen.

@Markus Everson
>Ist zwar unhöflich, aber ein Gegenfrage auf die Gegenfrage:
>Braucht AMD überhaupt deaktivierbare Pipelines?
Siehe oben - allmählich überwiegen die Leckströme die Schaltströme und nur stromlose Transistoren sind gute Transistoren. Deshalb reicht es nicht nur runterzutakten. Intel und mittlerweile auch AMD schalten z.B. einzelne Chache-Lines stromlos. Und das sind wieder gute Cache-Lines

Grüße,
Tom

 

[Opteron]

Bei diesen Designs wurde aber In-Order gegenüber OoO vorgezogen, weil es Energieeffizienter ist - es wird sogar noch Energieeffizienter, wenn man SMT mit dazunimmt. Das Verhältnis (Gesamt-)Rechenperformance zu elektrische Leistungsaufnahme ist besser als in einer OoO-CPU.

Jo, bei Servertasks mit vielen, vielen Threads ... aber bei 1-2 Kernen will man auch noch entsprechende single-thread Leistung. Um das zu bekommen mußt Du Deine InO CPU schön hochtakten .. frag mal Intel wieso es keinen 2 GHz Atom gibt (Tipp: Verlustleistung, low-power Transistoren) ...

Nochmal: Dein Vergleich hinkt, Bobcat mit Kern Designs aus dem high-end Serverbereich zu vergleichen / erklären zu wollen, ist so ähnlich wie Äpfel zu Melonen.

Die Aussage trifft meinen oben genannten Punkt mal so überhaupt nicht.

Wundert mich nicht, wir reden von 2 verschiedenen Dingen. Bulldozer ist ein Kerndesign, Bobcat ist ein Kerndesign. Einen Bulldozer "Prozessor" gibt es nicht, einen Bobcat kannst Du folgedessen recht schlecht in einem Bulldozer einbauen.

Die Prozessoren heißen im Desktopbereich Orochi und Ontario, wir können gerne auch K11 sagen, wobei keiner weiss obs stimmt

Meine Idee zielt ja eben darauf ab, einen großen Core zu haben und in Idle-Situationen diesen komplett stromlos zu schalten und dafür dann den Bobcat-Core unter Strom zu setzen, der aber deutlich weniger Transistoren mitbringt. Dadurch darf Bulldozer auch wieder deutlich ungehemmter mit dem Transistor-Budget umgehen.

Die Idle Zeiten bei Servern sind vorbei, Stichwort Virtualisierung.
Wenn jemand nicht genügend Server zur Virtualisierung zusammenbekommt, dann kauft er sich einen (einzigen) K11 EE, der hat einen ausreichend geringen Stromverbrauch.

ciao

Alex

 

[mocad_tom]

Jo, bei Servertasks mit vielen, vielen Threads ... aber bei 1-2 Kernen will man auch noch entsprechende single-thread Leistung. Um das zu bekommen mußt Du Deine InO CPU schön hochtakten .. frag mal Intel wieso es keinen 2 GHz Atom gibt (Tipp: Verlustleistung, low-power Transistoren) ...

Nochmal: Dein Vergleich hinkt, Bobcat mit Kern Designs aus dem high-end Serverbereich zu vergleichen / erklären zu wollen, ist so ähnlich wie Äpfel zu Melonen

Der Vergleich hinkt kein Stück. Und ATOM und ARM sind aus dem selben Grund In-Order. In-Order erlaubt ein energieeffizienteres erledigen von Jobs. Du bringst als einziges Gegenbeispiel Via's Nano, den ich nirgends auf dem Markt sehe - ein richtiger Rohrkrepierer also.

OoO hat seine Berechtigung in Anwendungsfällen in denen eine hohe Single-Thread-Leistung gefordert wird.
In-Order ist energieeffizienter.

IBMs BlueGene - der effizienteste Prozessor, der mir bekannt ist, ist In-Order:
http://subs.emis.de/LNI/Dissertation/Dissertation7/gi-diss-007-013.pdf

Der IBM PowerPC 440 FP2 Prozessor ist ein superskalarer 32-bit Prozessor, mit In-Order-Dual-Issue-Ausführung in einer siebenstufigen Pipeline, einer 2-weg SIMD Gleitpunktrecheneinheit, 32 kB L1-Cache, und 2 MB L3-Cache

Nochmal:
ARM ist In-Order, weil energieeffizienter
ATOM ist In-Order weil energieeffizienter
Larrabees Einzelkerne sind In-Order weil energieeffizienter
BlueGene ist In-Order weil energieeffizienter
IBM Xenon ist In-Order weil energieeffizienter
Sun's Rock ist In-Order weil energieeffizienter

Nehalem ist OoO weil man eine hohe Single-Thread-Leistung benötigt
K10.5 ist OoO weil man eine hohe Single-Thread-Leistung benötigt
Via Nano ist OoO weil sie mal was ganz anderes machen wollten, das aber nicht richtig gebacken bekommen haben

Die Idle Zeiten bei Servern sind vorbei, Stichwort Virtualisierung.
Wenn jemand nicht genügend Server zur Virtualisierung zusammenbekommt, dann kauft er sich einen (einzigen) K11 EE, der hat einen ausreichend geringen Stromverbrauch.

Bitte wer spricht von Servern? Man verfolgt heutzutage die Strategie, dass ein Kern möglichst viele belange abdecken soll. Prozentual gesehen - wie viele Bulldozer werden virtualisierte Systeme hosten und wie viele werden ganz schnöde in einem total langweiligen Desktop-PC oder Desktop-Replacement-Laptop landen?
92% im Desktop/Laptop, 3% in Server unvirtualisiert und 5% in Server virtualisiert.
Toll.

Was mich eben total stutzig macht ist die zusammengehörende Namensgebung Bulldozer & Bobcat. Beide wurden gleichzeitig gestartet und niemals wurde an beiden Designs gerüttelt. Bulldozer wird riesig und in 32nm hat man sicher mit dem Idle-Stromverbrauch zu kämpfen. Mit diesem Pferdefuß wird es schwierig BD in ein Laptop ein zu bauen, da unterirdische Idle-Laufzeiten erreicht werden würden.

Grüße,
Tom

 

[Crashtest]

Die Prozessoren heißen im Desktopbereich Orochi und Ontario, wir können gerne auch K11 sagen, wobei keiner weiss obs stimmt

nein wir können nich K11 sagen - die gibts seit "Jahren" und wohnen im Sockel S1g2 bzw S1g3 ggf ASB1

Bulldozer usw wird/ist mind. bereits K12

 

[Opteron]

Der Vergleich hinkt kein Stück.

Ganz gewaltig ... erklär mir z.B. einmal Deinen obigen Begriff "Gesamtperformance". Auf was ist das gemünzt ? SpecFP, 3DMark, irgendwelche Spielebenches, JavaBenches ?
Da wirst Du sehr schnell feststellen, dass Deine Beispiel CPUs einen ganz anderen Workload abarbeiten müssen als die 08/15 x86 Desktop CPU.

Und ATOM und ARM sind aus dem selben Grund In-Order. In-Order erlaubt ein energieeffizienteres erledigen von Jobs.

Jo, aber dafür schnarchlangsam.

OoO hat seine Berechtigung in Anwendungsfällen in denen eine hohe Single-Thread-Leistung gefordert wird.

Siehste .. sind wir uns doch einig Bei 1-2 x86 Kernen braucht man single-thread Performance, keiner würde auf die Idee kommen einen Sun Niagara in nen Laptop zu bauen.

In-Order ist energieeffizienter.

Nur bis zu ner bestimmten Taktgrenze, ich kann mich nur wiederholen, frag mal Intel wieso es keinen 2+ GHz Atom gibt ...
Du mußt den Verbrauchsunterschied bei gleicher Rechenleistung & Anwendungsprogrammen zw. OOO und kleiner Taktfrequenz und InO und hoher Taktfrequenz vergleichen. Ansonsten kommt ich gleich mit dem Totschlagargument, dass jeder wieder einen P1 kaufen sollte, der war ja sowas von energieeffizient ...

Passend dazu:

ARM ist In-Order, weil energieeffizienter

The ARM® Cortex™-A9 processors are the latest and highest performance ARM processors implementing
the full richness of the widely supported ARMv7 architecture. Designed around the most advanced, high-
efficiency, dynamic length, multi-issue superscalar, out-of-order, speculating 8-stage pipeline, the Cortex-
A9 processors deliver unprecedented levels of performance and power efficiency with the functionality
required for leading edge products across the broad range of consumer, networking, enterprise and mobile
applications.

http://www.arm.com/pdfs/ARMCortexA-9Processors.pdf

IBMs BlueGene - der effizienteste Prozessor, der mir bekannt ist, ist In-Order:
http://subs.emis.de/LNI/Dissertation/Dissertation7/gi-diss-007-013.pdf

Na und ? Mein 286er von vor 20 Jahren war auch ganz toll ... das ist kein Argument, was Du anbringst, ausserdem gibts auch auch InO Stromfresser, erkundige Dich mal was so ein Power6 mit 4,7 GHz verbrät ...

Via Nano ist OoO weil sie mal was ganz anderes machen wollten, das aber nicht richtig gebacken bekommen haben

VIA's Nano ist OOO, weil es sich ab einer bestimmten Struckturbreite eben lohnt, siehe oben

Bitte wer spricht von Servern?

Na Du die ganze Zeit mit Deinen CPUs ... das sind keine Handyprozessoren

Bulldozer wird riesig und in 32nm hat man sicher mit dem Idle-Stromverbrauch zu kämpfen.

Wieso eigentlich ? Da gibts sowas wie Deeper Sleep Modi ..
Der i7 kann z.B. einzelne Kerne in den C6 Modus schalten, wenn keine Arbeit anliegt.
AMD könnte das ähnlich machen. Ob dann am Schluss ein Bulldozer Kern oder ein Bobcat Kern übrig bliebe, ist verbrauchstechnisch sowas von egal, die paar Watt gehen eh am VRM verloren.

@Crashtest:
Das dachte ich auch einmal, weswegen ich auch meinen K11 in K12 Thread umbenannt hatte. Aber dann wurde ich eines besseren belehrt. Das ist nur Zufall, die Codes sind alles Hexzahlen, K8 war z.B. 0Fh. 0Fh bedeutet aber nicht "8" in Dezimalcode.

Folgerichtig ist auch 10h und 11h nicht mit K10 und K11 gleichzusetzen. Das ist purer Zufall.
Den "K12" Thread lass ich aber erstmal so, wer weiss wie der Chip intern wirklich heißt.

ciao

Alex

 

[mocad_tom]

Nur bis zu ner bestimmten Taktgrenze, ich kann mich nur wiederholen, frag mal Intel wieso es keinen 2+ GHz Atom gibt ...
Du mußt den Verbrauchsunterschied bei gleicher Rechenleistung & Anwendungsprogrammen zw. OOO und kleiner Taktfrequenz und InO und hoher Taktfrequenz vergleichen. Ansonsten kommt ich gleich mit dem Totschlagargument, dass jeder wieder einen P1 kaufen sollte, der war ja sowas von energieeffizient ........

... das ist kein Argument, was Du anbringst, ausserdem gibts auch auch InO Stromfresser, erkundige Dich mal was so ein Power6 mit 4,7 GHz verbrät ...

Du widerlegst dich selbst innerhalb von 10 Zeilen Text - das spart mir Arbeit. Der bisher in Serie verkaufte, höchstgetakte Prozessor ist -> richtig -> der Power6 mit 4,7GHz -> ist In-Order

The ARM® Cortex™-A9 processors are the latest and highest performance ARM processors implementing the full richness of the widely supported ARMv7 architecture. Designed around the most advanced, high- efficiency, dynamic length, multi-issue superscalar, out-of-order, speculating 8-stage pipeline,...

Welche ARM Prozessoren sind denn auf dem Markt eingeführt und akzeptiert?
Performance-Seitig das höchste der Gefühle in einem kommerziell in kürze verfügbaren Produkt ist wohl das Nokia N900
- TI OMAP 3430
- ARM Cortex-A8 600 MHz
- PowerVR SGX mit OpenGL ES 2.0 Unterstützung

http://www.arm.com/products/CPUs/ARM_Cortex-A8.html

The ARM Cortex-A8 processor’s sophisticated pipeline architecture is based on dual, symmetric, in-order issue, 13-stage pipelines with advanced dynamic branch prediction achieving 2.0 DMIPS/MHz.

Der Cortex-A9 ist ähnlich "weit verbreitet" wie der Via Nano

Ich will diese "bewegliche-Ziele-Diskussion" nicht mehr weiterführen - sie war von mir angezettelt und ich alarmiere mich hiermit selbst.
Lass uns dieses Thema bitte nicht mehr weitervertiefen.

Grüße,
Tom

 

[Dr@]

Wurden die ARM® Cortex™-A9 nicht gerade erst vorgestellt? Das ist doch ein nagelneues Design, da kann es nicht massenhaft verbreitet sein.

Beim Power6 hatte IBM das InO-Design nicht mit besserer Energieeffizienz (Leistung pro Watt), sondern mit der besseren Taktbarkeit begründet. Mann wollte also höhere Taktfrequenzen erreichen. --> Optimierung auf hohe Frequenzen


MfG @

 

[Crashtest]

K5, K6, K7, K8, K9, K10, K11, K12 ..:


Alle reden bei Athlon64, Opteron xxx ... von K8 - der hatte jedoch eine Family 0Fh
--> Family 0Fh = K8 (+K9)

Alle reden beim Barcelona/Agena/Shanghai/Deneb/Istanbul von K10(.xx)
-> AMD hat diese als Family 10h klassifiziert ... > kurz 10h = K10(.xx)
zu finden u.a. im http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/41322.pdf


AMD hat aber auch bereits Family 11h klassifiziert, zu finden u.a. im http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/41788.pdf
daraus folgt jedoch auch 11h = K11
wobei seit längerem bekannt sein sollte, dass die K11 ein Mix aus K8 und K10 sind

somit bleiben jedoch nur Family 12h oder höher .. K12 für Bulldozer usw

aber selbst die meisten Quellen sind sich nicht einig, ob K11 = Sockel S1g2/g3 CPUs oder Bulldozer

 

[mocad_tom]

@ Dr@
>Wurden die ARM® Cortex™-A9 nicht gerade erst vorgestellt?
>Das ist doch ein nagelneues Design, da kann es nicht massenhaft
>verbreitet sein.
Stimmt. Und über zukünftige Verkaufsaussichten verkneife ich mir ab jetzt jeglichen Kommentar.

>Beim Power6 hatte IBM das InO-Design nicht mit besserer Energieeffizienz
>(Leistung pro Watt), sondern mit der besseren Taktbarkeit begründet.

http://www.hpcaconf.org/hpca11/papers/25_hofstee-cellprocessor_final.pdf

The most obvious way to improve efficiency is to
sacrifice per-thread performance (or per-thread
performance growth) and instead instantiate multiple
cores on a single chip when more transistors become
available. The more threads can be accommodated in the
application set, the more efficient the processors can
become. The approach allows architects to re-introduce
simpler processor micro-architectures (e.g. in-order or
scalar) in order to re-gain efficiency.

Die Summe der Einzelteile ergibt ein Gesamtbild und die wissenschaftliche Veröffenlichung ist in jeder Zeile interessant und immer noch aktuell. Immerhin denkt man bei der nächsten XBox360-Generation daran 6 anstatt 3 Xenon-Kerne ein zu bauen.

Noch ein Link, auch wenn es nicht ganz passt:
http://www.blachford.info/computer/Cell/Cell5_v2.html