Wie wird AMDs 7nm-Ryzen 3000 aussehen?

[HITCHER]

Für Mainstream sind 8 Kerne IMHO auch weiterhin noch genug, jetzt erst 2 Jahre nach dem Ryzen 7-1x, auch wegen dem nur Dual-Channel Speicherinterface von Sockel AM4. Noch sind auch nicht alle Nutzer vom vorherigen Mainstream Oberklasse 4-Kern CPU mit Hyperthreading (Intel Core i7 zB.) umgestiegen.

Ich denke daher, der Ryzen 3000 für Mainstream wird wieder ein Achtkerner, allerdings mit IPC-Verbesserungen und stark gesteigertem Takt. Das kann schon mal 25% Mehrleistung ausmachen.

 

[Stefan Payne]

Was spricht eigentlich gegen einen monolithischen 12 Kerner, dort wo der 4. CCX sitzen würde kommt das ganze I/O Gedösn hin und man könnte noch einen 9, einen 6 und einen 3 Kerner draus basteln.

Dass der 7nm Prozess nicht so besonders toll läuft zum Beispiel und problematisch ist.
Und dass die Kosten pro Transistor u.U. höher sind als bei bisherigen Prozessen...

--- Update ---

Was an der Resteverwertung sollte bei den Chiplets besser gehen?

DU kannst für die 8 Kerner 2x 4 Kerner nehmen und musst nicht 1x8 nehmen-

Kerne zu deaktivieren ist kalter Kaffee von vorgestern und wird seit zig Jahren betrieben. Viel mehr wird man bei den Chiplets wohl nicht machen können weil sie ganz einfach nicht mehr zu haben scheinen denn andere Komponenten wie der Speicher Controller usw. scheinen bei Rome in das IO Die gewandert zu sein. Dort relativieren sich auch die dadurch hinzu gekommenden Latenzen denn über das Chiplet Design hinweg dürfte er deutlich symetrischer agieren als beim aktuellen 4er Design.

Richtig aber wir wissen noch nicht, was AMD bei IF2 gemacht hat, um die Latenzen zu verringern.
Möglich, dass man das ganze brutal als Onpackage Interface ausgelegt hat, entsprechend könnte man den IF2 auch mit doppeltem Takt vom Speicher laufen lassen. Und ggF noch andere Verbesserungen implementieren...
Das würde ich jetzt nicht unbedingt als Problem ansehen wollen...

Hier sind wir auch schon bei dem Punkt weshalb ich das Chiplet Design bei der AM Plattform als wenig sinnvoll ansehe denn der IO Part fällt erheblich kleiner aus, wodurch sich der Flächenbedarf relativiert, es entfallen die hinzu gekommenden Latenzen und der Zusammenbau des Prozessors dürfte deutlich billiger sein da dessen Gehäuse bzw. der Chip Träger weniger komplex wäre und ganz einfach weniger Fertigungsschritte erforderlich sind.

Den Arrendale schon vergessen? Das war der Core i3 in 32nm mit separatem Grafik Die und der war billig -> https://geizhals.eu/intel-core-i3-540-bx80616i3540-a458767.html
Oder Core 2 Quad. Die wurden ja auch für relativ niedrige Preise verhökert. Pentium D auch.

Warum man das bisher nicht so häufig gemacht hat?
Weils einfach billiger ist, das nicht zu machen. Das ändert sich aber mit 7nm Fertigung, so dass es schlicht billiger sein könnte da zwei Dies drauf zu packen.

Des weiteren ist der Platz unter dem Deckel recht begrenzt und was viele wohl nicht bedenken, es wird darunter auch noch Platz für andere Bauteile (Chipkondensatoren?) benötigt.
http://8images.cgames.de/images/gam...hreadripper-1950x-vergleich-1400x_6004197.jpg
http://cdn.wccftech.com/wp-content/uploads/2017/03/AMD-Ryzen-7-Delid.png
https://www.techpowerup.com/img/WZdUOKv4eW49xpYt.jpg

http://www.cpu-world.com/CPUs/Core_2/Intel-Core 2 Duo E6600 HH80557PH0564M (BX80557E6600).html

der 65nm Core 2 Duo war nicht weit vom Ryzen entfernt, aber da hat man auch zwei Dies aufs Package gekloppt.
Oder dieses Schätzchen:
https://www.techpowerup.com/cpudb/1111/pentium-d-820

Auch kann man schlicht einen anderen Deckel verwenden. Da sehe ich jetzt echt kein Problem!
Schau dir doch mal den Deckel von der Playstation 3 Slim/Super Slim an. Der hat 'nen Deckel und Speicher an den Ecken. Das ginge also auch.

Also dass da kein Platz unter dem Deckel ist, da stimme ich absolut NICHT zu...
Du kannst den ja auch an der Seite offen lassen...

--- Update ---

Nein, das habe ich nicht vergessen, sondern bewußt außer Acht gelassen.

...was deine Betrachtung dann komplett unsinnig macht.
Denn mit dem, was wir bisher über 7nm wissen ist, dass der pro Transistor TEURER als 14nm ist!
DAS ist doch gerade der Grund für das I/O Die!!
Die wirtschaftliche Komponente.
Auch kannst du dir keine defekte im I/O Teil leisten, was noch mal dagegen spricht.
Denn ein 7nm Chip mit defekt im I/O Teil kannst wegwerfen.
Ein 7nm Chip mit defekt in 'nem Core kannst teil deaktivieren.

Wenn der Träger 100€ kosten sollte, dann wäre ein 2- oder 4Kerner quasi nicht mehr mit Gewinn zu verkaufen. Darum ja verschiedene Träger für verschiedene Preisklassen und im Zweifel die teuren CPUs als Chiplet und die billigen monolithisch.

Intel hat einen doppel die Prozessor im Sub 100€ Segment verhökert.
Daran erinnerst du dich vielliehct nicht mehr, weil es fast 10 Jahre her ist.
Und das war der erste Core i3...

Also so teuer, wie von einigen hier orakelt, kann ein zweiter die aufm Package nicht sein...

Man machts nur nicht, weils schlicht nicht nötig ist und es bessere Alternativen gab.

Oder hier der i7-5775c:
https://www.overclock.net/forum/5-intel-cpus/1642355-naked-intels-show-my-you-dies.html
(runterscrollen)

Ich seh das auch nicht so negativ als Ausschuss, wenn man einen Chip so entwirft, dass er teildeaktiviert noch verwendet werden kann. Defektdichte war immer ein Thema, mit dem man leben muss und es wird auch immer so sein. Man kann nur das Beste daraus machen.

...und mit dem I/O Die hast du so gut wie keine totalen defekte und kannst fast alle irgendwie verwurschteln...
Das macht den Die dann deutlich billiger...

IIRC sprach Adored irgendwas von 63% Ausschuss oder so.
bzw theorezierte das...
Das ist also schon nicht ganz ohne. Und das ist für AMD auch äußerst wichtig, die Kosten so niedrig wie möglich zu halten.

Und ein 14nm I/O Die sollte deutlich preiswerter sein als das ganze in die CPU zu integrieren und mit zwei komplett verschiedenen Dies zu arbeiten.
Das sehe ich jetzt überhaupt nicht....

Auch kann man dann noch die 5GHz+ Dies raussortieren und für 'nen r9-3900x aufbewahren, mit 5GHz Base und 5,3-5,5GHZ Turbo...

 

[sompe]

Nur wozu sollte man 2x auf 4 Kerne kastrierte Chiplets + eine I/O Zusatzchip nehmen und das auf ein teures, komplexes Package mit der damit verbundenen höheren Fehlerquote packen wenn man einen einzelnen 8 Kerner nehmen kann, welchen man im Fehlerfall ebenfalls zum 4 Kerner runter stutzen kann um ihn so als solchen zu verkaufen?

Natürlich habe ich den i3 mit zusätzlichen Grafikchip ebenso wenig vergessen wie die Tatsache das es eine Eintagsfliege war die wohl kaum so schnell von einem single Chip Design abgesägt worden wäre wenn es rentabel gewesen wäre. Nicht umsonst setzen die anderen Multi Chip Designs ein paar Preisklassen weiter oben an.

Und zu den anderen beiden Intel Chips, zum einen hatte der Core2 Duo nur einen Chip, was du meinst ist der Core2 Quad.
Zum anderen haben sie keinen I/O Part und sind lediglich per FSB gekoppelt und darüber auch mit dem Chipsatz verbunden der alles andere enthält. Das ist Meilenweit vom angedachten entfernt, zumal beim Pentium D und Core2 Quad die Kondensatoren weitestgehend nicht unterm Deckel sondern unten im Sockel sitzen, was natürlich ungemein Platz unter dem Deckel spart. Platzersparlis die man bei der voll gepinten AM4 Plattform nicht hat weil die Speicher Kanäle und der restliche I/O Part eben auch Platz fordern, womit wir auch schon beim nächsten Punkt wären. Man kann wohl getrost davon ausgehen das beim heutigen Design erheblich mehr Leiterbahnen im Chip Träger erforderlich sind um die heutigen komplexen Designs zu verdrahten und diese höhere Komplexität dürfte sich auch im Preis bemerkbar machen.
http://xtreview.com/images/intel-core-2-quad-q6600-cpus1.jpg
https://www.dvhardware.net/news/intel_pentium_d_presler.jpg

--- Update ---

Denn mit dem, was wir bisher über 7nm wissen ist, dass der pro Transistor TEURER als 14nm ist!
DAS ist doch gerade der Grund für das I/O Die!!
Die wirtschaftliche Komponente.
Auch kannst du dir keine defekte im I/O Teil leisten, was noch mal dagegen spricht.
Denn ein 7nm Chip mit defekt im I/O Teil kannst wegwerfen.
Ein 7nm Chip mit defekt in 'nem Core kannst teil deaktivieren.

Einen I/O CHip mit defektem I/O Teil kannst du ebenso wegwerfen wie den Chiplet mit defektem IF Link. Die Frage ist wohl eher wie oft das vorkommt und ob sich dadurch ein komplexeres Design überhaupt rentiert.
Zudem kannst du getrost davon ausgehen das nicht der Preis der 7nm Fertigung der Grund für den I/O Chip sind sondern die 14nm des I/O Chips in der mangelhafte Größenskalierung und den Preis der 7nm Fertigung begründet sind. Der Zweck des I/O Chips dürfte vielmehr in den Nachteilen der aktuellen Threadripper und Epyc Architektur bei der Multi Sockel und der inter Core Kommunikation, sowie den Speicherlatenzen begründet sein. Auch die Bandbreitenstabilität der PCIe Kommunikation dürfte es nachteilig gewesen sein.

 

[Oi!Olli]

Vermutlich flach mit goldenen Beinchen und einem silbernen Häubchen.

 

[Emploi]

Mehr als 8 Kerne - ein oder zwei "Zen 2"-Chiplets plus ein extra entwickelter kleinerer IO-Die
56 33,33%

Des Planeten Umfrageorakel hat ja dann mit 33,33% deutlich Recht behalten.

 

[Nero24]

https://www.planet3dnow.de/cms/43149-amd-zeigt-7nm-ryzen-im-chiplet-design/ Und da ist noch Platz für mehr auf dem Package...