News Zen-Gerüchte: SR7 im Januar, SR5 im März, Cinebench-Werte

[Nero24]

Nachdem wir bereits in der vergangenen Woche über diverse Gerüchte rund um die bevorstehende neue Prozessor-Architektur Zen von AMD berichtet hatten, gibt es seit dem Wochenende neue Infos aus China. Das chinesische Schriftstück will neben technischen Eckdaten auch von Cinebench R15 Werten wissen. Zudem sollen neue Engineering-Sample mit der Codierung „AMD Eng Sample: 1D3201A2M88F3_35/32_N” in Umlauf sein.
(…)

» Artikel lesen

 

[cyrusNGC_224]

Gute Zusammenfassung.
Ich hoffe mal, dass diesmal nicht zu hoch gestapelt wird und es Enttäuschungen geben wird. Aber langsam sollte man das gelernt haben.
Wenn es so käme, wie dort spekuliert, dann wäre ZEN ziemlich gut.

 

[ThePowerOfDream]

Sollte das Stimmen, wäre aber der Aufschlag bei dem grösseren 7ner heftig für die 200MHz mehr.

 

[Nero24]

Abgesehen vom Wahrheitsgehalt des chinesischen Schriftstücks sind einige Aspekte ja bereits bestätigt. Zum Beispiel, dass der 8-Kerner aus zwei CCXs von je 4 Kernen realisiert wird. Beim 8-Kerner braucht man zwei CCX mit Vollausbau, beim 6-Kerner ebenfalls zwei CCXs, vermutlich mit je einem deaktivieren Kern je CCX.

Mich privat interessiert aber eher der 4-Kerner, da mir 8 Threads reichen und ich auch sicher keine 500 Dollar nur für die CPU ausgeben werde. Da wäre nun interessant zu wissen, wie AMD die 4-Kerner realisieren wird: mit nur einem CCX im Vollausbau oder mit zwei CCX mit insgesamt 4 deaktivieren Kernen.
Ein 4-Kerner mit nur einem CCX würde massiv teure Die-Fläche sparen, andererseits könnten mit zwei CCXs auch die besonders defekten noch verwertet werden, was die Ausbeute an nutzbaren Dies steigern würde.

 

[Onkel_Dithmeyer]

Sollte das Stimmen, wäre aber der Aufschlag bei dem grösseren 7ner heftig für die 200MHz mehr.

Naja, im Turbo sinds ja noch ein paar MHz mehr.

Plausicheck: Der Phenom II X4 940BE hat bei Einführung 320 € (3,0 GHz) gekostet, der Phenom II X4 920 kostete 270 € (2,8 GHz).
270 € = 100 %
320 € = 119 %

FX 8150 kostete 230 € (3,6 GHz), der FX 8120 kostete 190 € (3,1 GHz)
190 € = 100 %
230 € = 121 %

FX 8350 kostete 188 € (4,0 GHz), der FX 8320 kostete 132 € (3,5 GHz)
132 € = 100 %
188 € = 142 %

Und jetzt Zen:
349 € = 100 %
499 € = 143 %

Das Top-Modell hat eben auch einen Toppreis. Wobei ich persönlich davaon ausgehe, dass die Preise auch nur geschätzt sind.

 

[Martin Z]

Nunja, preislich sieht das aber im vgl zu den momentanen Gefplogenheiten geradezu unfassbar günstig aus, meint ihr nicht?
150€ für 4 Cores/ 8 Threads. Klar, die aktuellen Bullis liegen darunter, aber sind auch was Leistung und Leistungsaufnahme angeht (hoffentlich) nicht zu vergleichen.
Der günstigste Prozessor im Vergleich sollte der Xeon 1231 v3 sein - und der liegt bei gut 250€.

 

[cyrusNGC_224]

Da wäre nun interessant zu wissen, wie AMD die 4-Kerner realisieren wird: mit nur einem CCX im Vollausbau oder mit zwei CCX mit insgesamt 4 deaktivieren Kernen.
Ein 4-Kerner mit nur einem CCX würde massiv teure Die-Fläche sparen, andererseits könnten mit zwei CCXs auch die besonders defekten noch verwertet werden, was die Ausbeute an nutzbaren Dies steigern würde.

Ich kann mir aber nicht vorstellen, dass AMD dauerhaft die Hälfte der 8C Die deaktivieren wird.
Erstens wird die Ausbeute ja eher besser und zweitens wird der Quad vllt. sogar häufiger verkauft als der Vollausbau.

Auf die Preise würde ich allgemein und jetzt schon noch nicht viel geben. Selbst wenn von AMD so geplant, da kann sich noch einiges ändern (in den Monaten bis Release).

 

[OBrian]

Da wäre nun interessant zu wissen, wie AMD die 4-Kerner realisieren wird: mit nur einem CCX im Vollausbau oder mit zwei CCX mit insgesamt 4 deaktivieren Kernen.
Ein 4-Kerner mit nur einem CCX würde massiv teure Die-Fläche sparen, andererseits könnten mit zwei CCXs auch die besonders defekten noch verwertet werden, was die Ausbeute an nutzbaren Dies steigern würde.

Ich denke nicht, daß es so einen nativen Vierkerner geben wird. Das Die eines SR ist ja so schon ziemlich klein, dürfte weniger als halb so groß wie Carrizo sein. Da muß man die ganzen Verbindungen zum Package ja irgendwie auch unterkriegen, die Pads zum Anlöten kann man nicht beliebig klein machen. Wegfallen darf davon aber nichts, wenn man die Hälfte der CPU-Kerne wegläßt. Und schließlich lohnt sich das sicherlich einfach nicht. Schon von den APUs gab es keine halben Versionen als extra Die, nur teildeaktivierte, manche ja sehr arg deaktiviert, beim Athlon 845 ist ja kaum der halbe Die noch funktionierend übrig. Und die Summit Ridges werden sicherlich weniger Stückzahlen haben als die billigeren Chips, lohnt dann noch weniger.

Wenn nach Bristol Ridge dann auch Zen und 14nm im unteren Segment Einzug halten mit Raven Ridge, dann gibt es davon sicherlich auch Vierkern-CPUs ohne GPU, und dann müssen wir mal sehen, wie die Vierkerner dann aussehen werden: deaktivierte APUs oder deaktivierte Octacores. Im Zweifel beides. Vielleicht stellt sich dann raus, daß die der GPU beraubten Raven Ridges besser sind als halbe Summit Ridges, weil Raven Ridge schon eine Evo-Stufe weiter ist, wäre ja denkbar. Vielleicht sind sie auch schlechter, weil eine etwas andere Fertigung benutzt wird. Es bleibt jedenfalls spannend

 

[bschicht86]

Da wäre nun interessant zu wissen, wie AMD die 4-Kerner realisieren wird: mit nur einem CCX im Vollausbau oder mit zwei CCX mit insgesamt 4 deaktivieren Kernen.

Eher letzteres, da ein CCX ja auch nur einen Speicherkanal hat. Wär schon blöd, wenn man die Hälfte an RAM nicht bestücken könnte.

Zudem, wenn ich mir den Wafer auf der Zen-Präsentation so anschau, waren ja 2 CCX (8C/16T) ziemlich "komplex" miteinander verbunden. Ich würd es daher für Sinnvol sehen, wenn die zusammenbleiben, denn was macht man mit teildefekten einzelnen CCX? Dual-Core oder lieber wegschmeißen? In beiden Fällen wär es also sinnvoller, beide CCX nicht zu trennen, um so wenigstens einen Quad-Core mit Dual-Channel zu haben. Mal ganz davon ab, dass dann die "Hälfte" der Pins unbelegt wär, wenn das Substrat auf Doppel-CCX vorbereitet ist.

 

[Nero24]

Hm, also die geringe Größe eines nativen Quad-Core sehe ich nicht als das Problem an. AMD hat ja schon wesentlich kleinere Dies gebaut und auch verdrahtet bekommen. Siehe Thoroughbred, siehe Applebred, siehe Winchester. Die lagen deutlich unter 100 mm².

Woher stammt denn die Info, dass AMD in jedem CCX einen Speicherkanal verbauen würde? Ich dachte bei Zen läge der Memory-Controller im Fabric-Teil der CPU?!

 

[MacroWelle]

Mich privat interessiert aber eher der 4-Kerner, da mir 8 Threads reichen und ich auch sicher keine 500 Dollar nur für die CPU ausgeben werde. Da wäre nun interessant zu wissen, wie AMD die 4-Kerner realisieren wird: mit nur einem CCX im Vollausbau oder mit zwei CCX mit insgesamt 4 deaktivieren Kernen.
Ein 4-Kerner mit nur einem CCX würde massiv teure Die-Fläche sparen, andererseits könnten mit zwei CCXs auch die besonders defekten noch verwertet werden, was die Ausbeute an nutzbaren Dies steigern würde.

Internessante Frage. Ich vermute eher letzteres, weil
a) man dann den L3-Cache vollständig erhalten kann, wenn man will
b) das Ganze ist irgendwie "gleichmäßiger", der Uncore-Bereich muss nicht auf einen CCX umgepolt werden
c) 2. Speicherkanal muss sonst umgeroutet werden oder fällt weg - wurde im Thread ja schon angesprochen
d) die Wahrscheinlichkeit für mehr als 2 defekte/unbrauchbare Kerne in einem CCX (= Ausschuss) ist vmtl. niedriger als mindestens 1 solcher Kern bei beiden CCX

 

[deoroller]

Der SR7 ist für die meisten zu teuer und SR5/3 müssen sich mit den Intel Mainstream i5/i7 messen lassen.
Da wäre es fatal, wenn der SR7 nicht mehr auf der Pfanne hat.

 

[bschicht86]

Woher stammt denn die Info, dass AMD in jedem CCX einen Speicherkanal verbauen würde? Ich dachte bei Zen läge der Memory-Controller im Fabric-Teil der CPU?!

Von den Die-Shot-Analysten. Siehe Bild.

 

[ThePowerOfDream]

Der SR7 ist für die meisten zu teuer und SR5/3 müssen sich mit den Intel Mainstream i5/i7 messen lassen.
Da wäre es fatal, wenn der SR7 nicht mehr auf der Pfanne hat.

Nun ja, für mich käme aber nur ein SR5/7 in Frage. Was soll ich mit 4 Kernen / 8 Threads
Da kann ich die poppels 1230er Xeons behalten und das Geld versaufen.
Ne Ne, mindestens nen 6/12er oder besser den 8/16ner.

 

[derDruide]

Ich hoffe mal, dass diesmal nicht zu hoch gestapelt wird

Bisher hat doch niemand gestapelt. Wenn WCCFTech (oder meine Schwiegermutter) irgendwas über ZEN erzählt, kann AMD nichts dafür. Es ist der Leser, der diese Info als das behandeln muss, was sie ist.

 

[Marrrrtin]

Bisher hat doch niemand gestapelt. Wenn WCCFTech (oder meine Schwiegermutter) irgendwas über ZEN erzählt, kann AMD nichts dafür. Es ist der Leser, der diese Info als das behandeln muss, was sie ist.

Schmarrn! AMD selbst fabuliert von +40% IPC, ganz offiziell auf den Folien. Wenn jemand wie WCCFTECH oder P3D daraus irgendetwas errechnet, ist das nur legitim. AMD muss liefern was sie versprochen haben, sonst geht der Ofen aus.

 

[ONH]

Ich . Schon von den APUs gab es keine halben Versionen als extra Die, nur teildeaktivierte, manche ja sehr arg deaktiviert, beim Athlon 845 ist ja kaum der halbe Die noch funktionierend übrig. Und die Summit Ridges werden sicherlich weniger Stückzahlen haben als die billigeren Chips, lohnt dann noch weniger.

Gabe es bei br nicht die aussage dass es ein 1modul die geben wird da die nachfrage nach g series j dual core
Als ausreichend gross erachet wurde um ein kleines die aufzulegen.

 

[Nero24]

Gabe es bei br nicht die aussage dass es ein 1modul die geben wird da die nachfrage nach g series j dual core
Als ausreichend gross erachet wurde um ein kleines die aufzulegen.

Du sprichst von Stoney Ridge?
http://www.planet3dnow.de/cms/24231-auch-stoney-ridge-zeigt-sich-in-erstem-notebook/
Den hat aber offenbar noch keiner in freier Wildbahn gesehen, um zu bestätigen, dass es sich dabei wirklich um einen nativen 1-Moduler handelt.

 

[sompe]

Ich gehe davon aus das es davon genau so wenig einen nativen 4 kerner geben wird wie vom Bulli, das Gebiet dürften schließlich die kommenden APUs ganz gut abdecken können.

 

[Casi030]

Mal abwarten ob man wieder Kerne/Threads im UEFI abschalten kann.

 

[OBrian]

Von den Die-Shot-Analysten. Siehe Bild.

Das zeigt nicht unbedingt, daß der RAM-Controller Teil eines CCX ist, sondern nur, daß die beiden neben denen verteilt sind. Man könnte das sicherlich auch getrennt verbauen.

Aber das Bild zeigt auch, wie viel oder besser gesagt wie wenig man sparen würde, wenn man vier Kerne wegläßt, nämlich gerade mal ca. ein Drittel der Fläche. Beide Memorycontroller, die Southbridge, GMI-Links und das restliche Geraffel muß ja alles draufbleiben, wenn das Ding in AM4 laufen soll. Man müßte für diese kleine Ersparnis ziemlich Entwicklungsarbeit reinstecken, das wird sich schlicht nicht lohnen. Man verliert ja wie gesagt auch die Flexibilität bei der Auslese. Sowas lohnt sich also nur bei wirklich hohen Stückzahlen, längerfristiger Nutzung des Chips und sowieso schon sehr guter Ausbeute. Aber das trifft ja bei AMD alles nicht zu: kleine Firma mit wenig Marktanteil, neue unerprobte Fertigung, und die Chips werden auch praktisch jährlich überarbeitet (Bristol Ridge ist ja wohl doch anders als Carrizo, nicht nur eine bessere Revision, sondern neu aufgelegt), also kommt man gar nicht auf die Stückzahlen, die die extra Produktionslinie rechtfertigen würden (man braucht ja auch zwei Arten von Packages, zwei Testlinien usw., praktisch alles doppelt).

Bei Stoney Ridge wird das vermutet, aber da hieß es auch, das sollen anfangs erstmal teildeaktivierte "große" BRs sein und dann später ein extra Die. Aber dieses "später" fiele dann ja schon in den Zeitbereich von Raven Ridge und bis dahin läuft 14nm sicher auch längst rund. Also ich halte das für eine zwar durchaus denkbare Spekulation, aber machen wird es AMD wohl nicht, die versuchen ja immer mit möglichst wenigen unterschiedlichen Dies auszukommen.

 

[bschicht86]

Das zeigt nicht unbedingt, daß der RAM-Controller Teil eines CCX ist, sondern nur, daß die beiden neben denen verteilt sind. Man könnte das sicherlich auch getrennt verbauen./QUOTE]

Meine Vermutung wär halt gewesen, dass man dann den einfach in 2 Teile schnipselt. So hätte ein Modul auch nur noch einen RAM-Kanal. Allerdings gestaltet sich das dann schwierig mit der SB.
Aber hier jetzt mit dem Laser Kurven fahren, um ein (defehktes) Modul rauszuschnipseln halte ich dann doch eher für übertrieben.

 

[OBrian]

nein, ich meine, man kann diese einzelnen Blöcke beim Maskendesign mit minimalem Aufwand im Layout verschieben, während man einen kompletten Block wie z.B. den Memorycontroller an sich oder einen CCX usw. sicherlich nicht aufdröseln wird. Deswegen ist der CCX wohl auch ein Vierkern-Ding, damit man den im Raven Ridge gleich so weiterverwenden kann.

 

[Ge0rgy]

Schmarrn! AMD selbst fabuliert von +40% IPC, ganz offiziell auf den Folien. Wenn jemand wie WCCFTECH oder P3D daraus irgendetwas errechnet, ist das nur legitim. AMD muss liefern was sie versprochen haben, sonst geht der Ofen aus.

Schmarrn ist genau die richtige Bezeichnung...
dafür dass unzählige Leute im 21. Jahrhundert immernoch keine Medienkompetenz gelernt haben. Die absolute Wahrheit gibt es nicht.
Alles ist relativ und ohne Bezugspunkt wertlos.
Ich sage 3 Meter 50.

Es fehlen Angaben über IPC worauf eigentlich genau und bei welchem Code-Mix bzw. Workload.
40% Unterschied schafft man schon mit einer einzigen CPU alleine je nachdem welchen Code man ihr vorsetzt, welchen Compiler usw.
Die Instructions Per cycle werden fundamental beeinflusst von Cache, Sprungvorhersage, Befehlslatenzen, Speicherzugriffen usw.
Unterschiedliche Opcodes und Datenworter = unterschidliche cachenutzung, unterschiedliche Latenzen etc.
Einige Benches zu Bulldozer haben schon aufgezeigt dass er unter optimalen Bedingungen selbst schon > 20% schneller sein kann als unter ungünstigeren Vorraussetzungen.
Also worauf nehmen wir nun 40 (Marketing-) Prozent? - Warum nicht auf die Schwanzlänge der ersten ZEN-ES-Tester?
"Berechnungen" aufgrund von Hörensagen, Versprechungen (Was wird einem in der Werbung alles versprochen... ist deine Wäsche nun 40% weißer als früher?)
Unbestätigten Meldungen etc. ist nichts anderes als Kaffeesatzleserei. Solange keiner sich so ein Die schnappt und nachvollziehbar dokumentiert welche Benches mit welchen Compilereinstellungen, auf welcher Plattform etc. durchgeführt wurden (Die aktuelle Mondphase nicht vergessen! )
So, lange kann das alles und nichts heißen.
Dass das aber in einem Jahr 2016 immernoch nicht common Sense geworden ist kann ich mir nur nach dem zutiefst menschlichen Verlangen nach dem einzig wahren Messias erklären
Wer anspielungen auf Monty Python findet, darf sie behalten.

 

[Hotstepper]

Schmarrn ist genau die richtige Bezeichnung...

Nur der wahre Messias würde seinen nächsten Performancesprung zu niedrig angeben. Seien wir dochmal ehrlich. Wenn es nach den Intel Aposteln unter uns geht, würde ein IPC Gleichstand mit Broadwell ausgehend von Excavator doch eine 400% Performancesteigerung bedeuten. Da ist AMD mit 40% doch absolut konservativ!

AMD hat bei gleicher Fertigung auch immer vergleichbare Performance geliefert mit einzelnen geringen Abweichungen nach oben und unten. Wenn die jetzt einen Fertigungssprung einer Größenordnung 32nm (28nm) auf 14nm hinlegen wird die Performance auch entsprechend ungesehene Sprünge hinlegen.

Am Ende ist Chipdesign das wirtschaftliche Unterbringen von möglichst vielen Ausführungseinheiten bei kontrolierbarer Abwärme. Ein Excavator mit 4 facher Die Fläche würde sich sicher auch nicht schlecht gegenüber Broadwell schlagen. Vieleicht nicht IPC aber Total.

Gruss,

Hotstepper