Auf Thema antworten

Nachricht

<blockquote data-quote="Opteron" data-source="post: 4657282" data-attributes="member: 9775">&lt;div class=&quot;newsfloatleft&quot;&gt;&lt;a href=&quot;link&quot;&gt;&lt;img src=&quot;http://www.planet3dnow.de/photoplog/images/54308/1_AMD-Logo.png&quot; border=&quot;0&quot;&gt;&lt;/a&gt;&lt;/div&gt;Bereits vor längerer Zeit sickerten einige kleine Details zur Steamroller-Architektur durch. So erfuhr man z.B. von einer verbesserten Divisions-Einheit, über die wir &lt;a href=&quot;http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1330556976&quot;&gt;hier&lt;/a&gt; berichteten. Außerdem gab es ein starkes Gerücht, dass durch die Fachzeitschrift c't letztes Jahr in die Welt gesetzt wurde, wonach die 3. Bulldozer-Generation ein geteiltes Front-End bekommen sollte. Dies wurde jetzt teilweise &amp;ndash; für die Dekoder &amp;ndash; bestätigt:&lt;center&gt;&lt;img src=&quot;http://www.planet3dnow.de/photoplog/file.php?n=21270&amp;w=l&quot;&gt;&lt;/center&gt;Wie man sieht gibt es weiterhin einen gemeinsamen Fetch-Schritt am Pipeline-Anfang, was bedeutet, dass auch weiterhin ein gemeinsamer Instruktions-Cache genutzt wird. Selbiger wird zusätzlich noch vergrößert. Leider gibt AMD noch keine Größe an, aber die nächste 2er-Potenz nach den aktuellen 64 kB würden 128 kB bedeuten. Immerhin prognostiziert AMD schon einmal 30% weniger L1I-Cache-Fehlschläge bei Datenbank-Anwendungen, die wohl für diesen Fall eine Art schlimmstes anzunehmendes Szenario sind.Zusätzlich wurde die Dispatch-Bandbreite pro Thread noch um 25% erweitert und die Anzahl der falsch vorhergesagten Sprünge um 20% reduziert. Unter dem Strich soll somit eine Steigerung von +30% Ops pro Cycle herauskommen. Geht man großzügigerweise von einem x86 zu µOp-Verhältnis von 1:1 aus, könnte man im (aller-)besten Fall dann auch von einer IPC Steigerung um diesen Betrag ausgehen. AMD gibt an, diese Steigerung bei einem Applikationsmix aus &quot;digital media&quot;, &quot;productivity&quot; und Spielen berechnet zu haben.&lt;center&gt;&lt;img src=&quot;http://www.planet3dnow.de/photoplog/file.php?n=21271&amp;w=l&quot;&gt;&lt;/center&gt;Auf der zweiten Folie gibt AMD bekannt, die Speicheroperationen des L1-Caches in bedeutender Weise verbessert zu haben. Das hört sich nach viel an, im besten Fall könnte AMD das Design vielleicht sogar von Write-Through auf Write-Back umgestellt haben, denkbar ist aber auch &quot;nur&quot; eine deutliche Vergrößerung des Write-Combining-Buffers, der z.Zt. nur 4 kB groß ist und für beide Integer-Cluster zuständig ist. Weitere 5-10% Plus gibt es durch einen verbesserten Scheduler. Außerdem nennt AMD unter den Mikroarchitektur-Verbesserungen zum Stromverbrauch noch Optimierungen für Schleifen. Das klingt stark nach einem Loop-Puffer, wie ihn auch schon Jaguar bekommen wird. Worüber in unserem&lt;a href=&quot;http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1346188254&quot;&gt; Jaguar-Artikel&lt;/a&gt; mehr zu erfahren ist.&lt;center&gt;&lt;img src=&quot;http://www.planet3dnow.de/photoplog/file.php?n=21272&amp;w=l&quot;&gt;&lt;/center&gt;Auffällig an diesem Bild ist, dass nur eine einzige MMX-Pipeline in der FPU zu sehen ist. Aktuell hat Bulldozer noch zwei MMX-Pipelines. Anscheinend wurde die vierte Pipeline gestrichen, auf der Folie heißt es auch euphemistisch &quot;stream-lined&quot;. Möglicherweise ist damit aber zumindest teilweise auch die kompaktere Bauweise gemeint, denn AMD gibt an, durch Verwendung von maschinellen Bibliotheken 30% an Fläche und Stromverbrauch einsparen zu können:&lt;center&gt;&lt;img src=&quot;http://www.planet3dnow.de/photoplog/file.php?n=21310&amp;w=o&quot;&gt;&lt;/center&gt;&lt;b&gt;Edit 29.08.2012:&lt;/b&gt; Laut Informationen von &lt;a href=&quot;http://www.anandtech.com/show/6201/amd-details-its-3rd-gen-steamroller-architecture/2&quot; target=&quot;b&quot;&gt;Anandtech&lt;/a&gt; handelt es sich bei obigen Schaubild nur um eine Demonstration des Möglichen, Steamroller bekäme dagegen noch eine hand-entworfene FPU.&lt;b&gt;Fazit&lt;/b&gt;Es scheint, als ob AMD die bisherigen Flaschenhälse richtig erkannt hätte und Steamroller die leidigen Probleme der Bulldozer-Architektur vergessen machen könnte. Der Modul-Ansatz wird durch die getrennte Dekoder-Einheit etwas gelockert, aber durch den gemeinsamen Fetch und L1-Instruktionscache nicht komplett aufgegeben. Zusätzlich wird noch an mehreren Stellen der Stromverbrauch eingeschränkt, sodass es auch mit der maximalen Taktfrequenz höher hinaus gehen sollte. Man darf sicherlich auf den ersten Vertreter mit Steamroller-Kernen, vermutlich die Kaveri-APU gespannt sein.&lt;b&gt;Links zum Thema:&lt;/b&gt;&lt;ul&gt;&lt;li&gt;&lt;a href=&quot;http://www.planet3dnow.de/vbulletin/showthread.php?t=407458&quot;&gt;Diskussion im Forum&lt;/a&gt;&lt;/li&gt;&lt;li&gt;&lt;a href=&quot;http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1330556976&quot;&gt;Steamroller (Bulldozer_v3) bekommt eine Radix-8-Dividierer-Einheit&lt;/a&gt;&lt;/li&gt;&lt;li&gt;&lt;a href=&quot;http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1346188254&quot;&gt;AMD präsentiert Jaguar, den Nachfolger der Bobcat-Architektur auf der Hotchips-Konferenz&lt;/a&gt;&lt;/li&gt;&lt;/ul&gt;&lt;/p&gt;</blockquote>

[QUOTE="Opteron, post: 4657282, member: 9775"] <div class="newsfloatleft"><a href="link"><img src="http://www.planet3dnow.de/photoplog/images/54308/1_AMD-Logo.png" border="0"></a></div>Bereits vor längerer Zeit sickerten einige kleine Details zur Steamroller-Architektur durch. So erfuhr man z.B. von einer verbesserten Divisions-Einheit, über die wir <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1330556976">hier</a> berichteten. Außerdem gab es ein starkes Gerücht, dass durch die Fachzeitschrift c't letztes Jahr in die Welt gesetzt wurde, wonach die 3. Bulldozer-Generation ein geteiltes Front-End bekommen sollte. Dies wurde jetzt teilweise – für die Dekoder – bestätigt: <center><img src="http://www.planet3dnow.de/photoplog/file.php?n=21270&w=l"></center> Wie man sieht gibt es weiterhin einen gemeinsamen Fetch-Schritt am Pipeline-Anfang, was bedeutet, dass auch weiterhin ein gemeinsamer Instruktions-Cache genutzt wird. Selbiger wird zusätzlich noch vergrößert. Leider gibt AMD noch keine Größe an, aber die nächste 2er-Potenz nach den aktuellen 64 kB würden 128 kB bedeuten. Immerhin prognostiziert AMD schon einmal 30% weniger L1I-Cache-Fehlschläge bei Datenbank-Anwendungen, die wohl für diesen Fall eine Art schlimmstes anzunehmendes Szenario sind. Zusätzlich wurde die Dispatch-Bandbreite pro Thread noch um 25% erweitert und die Anzahl der falsch vorhergesagten Sprünge um 20% reduziert. Unter dem Strich soll somit eine Steigerung von +30% Ops pro Cycle herauskommen. Geht man großzügigerweise von einem x86 zu µOp-Verhältnis von 1:1 aus, könnte man im (aller-)besten Fall dann auch von einer IPC Steigerung um diesen Betrag ausgehen. AMD gibt an, diese Steigerung bei einem Applikationsmix aus "digital media", "productivity" und Spielen berechnet zu haben. <center><img src="http://www.planet3dnow.de/photoplog/file.php?n=21271&w=l"></center> Auf der zweiten Folie gibt AMD bekannt, die Speicheroperationen des L1-Caches in bedeutender Weise verbessert zu haben. Das hört sich nach viel an, im besten Fall könnte AMD das Design vielleicht sogar von Write-Through auf Write-Back umgestellt haben, denkbar ist aber auch "nur" eine deutliche Vergrößerung des Write-Combining-Buffers, der z.Zt. nur 4 kB groß ist und für beide Integer-Cluster zuständig ist. Weitere 5-10% Plus gibt es durch einen verbesserten Scheduler. Außerdem nennt AMD unter den Mikroarchitektur-Verbesserungen zum Stromverbrauch noch Optimierungen für Schleifen. Das klingt stark nach einem Loop-Puffer, wie ihn auch schon Jaguar bekommen wird. Worüber in unserem<a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1346188254"> Jaguar-Artikel</a> mehr zu erfahren ist. <center><img src="http://www.planet3dnow.de/photoplog/file.php?n=21272&w=l"></center> Auffällig an diesem Bild ist, dass nur eine einzige MMX-Pipeline in der FPU zu sehen ist. Aktuell hat Bulldozer noch zwei MMX-Pipelines. Anscheinend wurde die vierte Pipeline gestrichen, auf der Folie heißt es auch euphemistisch "stream-lined". Möglicherweise ist damit aber zumindest teilweise auch die kompaktere Bauweise gemeint, denn AMD gibt an, durch Verwendung von maschinellen Bibliotheken 30% an Fläche und Stromverbrauch einsparen zu können: <center><img src="http://www.planet3dnow.de/photoplog/file.php?n=21310&w=o"></center> Edit 29.08.2012: Laut Informationen von <a href="http://www.anandtech.com/show/6201/amd-details-its-3rd-gen-steamroller-architecture/2" target="b">Anandtech</a> handelt es sich bei obigen Schaubild nur um eine Demonstration des Möglichen, Steamroller bekäme dagegen noch eine hand-entworfene FPU. Fazit Es scheint, als ob AMD die bisherigen Flaschenhälse richtig erkannt hätte und Steamroller die leidigen Probleme der Bulldozer-Architektur vergessen machen könnte. Der Modul-Ansatz wird durch die getrennte Dekoder-Einheit etwas gelockert, aber durch den gemeinsamen Fetch und L1-Instruktionscache nicht komplett aufgegeben. Zusätzlich wird noch an mehreren Stellen der Stromverbrauch eingeschränkt, sodass es auch mit der maximalen Taktfrequenz höher hinaus gehen sollte. Man darf sicherlich auf den ersten Vertreter mit Steamroller-Kernen, vermutlich die Kaveri-APU gespannt sein. Links zum Thema:<ul><li><a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=407458">Diskussion im Forum</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1330556976">Steamroller (Bulldozer_v3) bekommt eine Radix-8-Dividierer-Einheit</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1346188254">AMD präsentiert Jaguar, den Nachfolger der Bobcat-Architektur auf der Hotchips-Konferenz</a></li></ul> [/QUOTE]

Verifizierung