Suchergebnisse

Eine Spekulation die ich mit Hand und Fuß auffassen würde, aber das ist jedem selber überlassen. Entsprechend bin ich auf 2019 gespannt, weil dann existiert wieder die konkrete Chance, dass AMD so ein MCM-Produkt realisiert und dann mal sehen, als was AMD es vermarkten wird.

Verdammt gute Fan-Fiction Greenland, Zen und seinen Aufbau und GMI richtig erraten zu haben, lange bevor irgendetwas davon offiziell war (6. August 2015!). https://www.fudzilla.com/news/processors/38402-amd-s-coherent-data-fabric-enables-100-gb-s Praktisch alle Daten und Informationen von den...

http://www.pcgameshardware.de/screenshots/970x546/2016/07/AMD-HPC-APU-Greenland-pcgh.png Ein MCM, die CPU(s) auf dem Package, die GPU auf einem Interposer und beide Haupteinheiten durch GMI verbunden. Indem Fall gäbe es auch nicht nur einen gemeinsamen Speicherpool und von Llano bis Trinity...

Es ergibt nur Sinn die dedizierte GPU auch als dedizierte GPU in einer Marktstatistik zu erfassen. Bei AMDs HPC APU Ankündigung gab es keine Details über die Umsetzung, aber die geleakten Präsentationsfolien stellen sehr wahrscheinlich genau das dar, was dahinter geplant war.

Ja nicht wirklich "angekündigt", nur auf dem Financial Analyst Day 2015 auf einer Roadmap neben Zen und K12 für das Jahr 2016-2017. https://youtu.be/SFdtM2E-pyw?t=30m4s

Was heißt hier die Presse? AMD selber hat eine HPC APU angekündigt bzw. eine High Performance Server APU: https://www.3dcenter.org/dateien/abbildungen/AMD-Grafikchips-APUs-Roadmap-2013-2020-Teil2.jpg https://techreport.com/r.x/amd-fad-2015/slide-datacenter.jpg Und realisiert wäre das Ganze sehr...

Durch einen Wikipedia-Eintrag? Wirklich schade, dass AMDs ursprünglicher HPC-APU-Plan es nicht auf den Markt geschafft hat, dann hätte sich das Single-Die-Kriterium auch erübrigt.

APU kann man als Begriff in der Pfeife rauchen, ist nirgendwo formell definiert und eingereicht worden. Da AMD selber mal Pläne bezüglich einer HPC bzw. High-Performance-Server APU hatte, welche laut älteren Leaks als MCM Modul mit CPU + GPU realisiert worden wäre, sehe ich nicht ein, wieso nur...

http://www.pcgameshardware.de/Ryzen-5-2400G-CPU-267145/Tests/Raven-Ridge-APU-Gaming-Benchmarks-Ryzen-3-2200G-1249754/

Indem Fall zählen sie es zusammen, 2MB L2$ + 4MB L3$. AMD selber hat bei Summit-Ridge 20MB L2+L3$ angegeben: https://pics.computerbase.de/7/5/8/9/4/4-630.3091233759.jpg

Volta verwendet eine neue Architektur mitsamt neuer ISA, wohl kaum hat Nvidia da Mrd. rein gebuttert, um nichts davon für den Konsumentenmarkt zu verwenden, welcher bisher den größten Umsatzanteil aufweist. Das Volta "gar nichts" mit Gaming am Hut hat und nicht als Gaming Karte erscheinen wird...

Und der Kenntnisstand basiert auf einer seriösen und vertrauenswürdigen Quelle nehme ich an?

Wobei das nicht der HSA-Spezifikation vom der HSA Foundation folgt, sondern eine exklusive Erweiterungen von AMD darstellt. Ist aber auch egal, letztendlich interessieren nur die Funktionen welche der Chip unterstützen kann, der Rest ist nur Marketing für spezifische Software-Stacks.

Ein wenig ist das schon interessant, aber nur ein wenig, da HSA so oder so keine Relevanz für den Nutzer oder den Markt hat. Jedenfalls früher hat AMD HSA auf den Folien erwähnt und zeichnet die HSA-Box auch nur bei den älteren APUs...

Den C&P-Mitarbeiter die schon häufiger Fehler gemacht haben bzw. den Tabellen vertraue ich bestimmt nicht. Da ist die X.Org-Wiki zielführender, da die Quelle die Linux-Treiber von AMD selber sind und dort wurde VCE-Support auch für Oland hinzugefügt...

Oland besitzt einen VCE: https://www.x.org/wiki/RadeonFeature/ Hainan (GCN Gen 1) und Topaz (GCN Gen 3) besitzen weder einen UVD, noch die VCE.

Bei der 530 spricht AMD von der dritten GCN Generation, wahrscheinlich ist es dann Topaz/Iceland und kein Oland-Chip. Topaz/Iceland besitzt aber nicht einmal eine Media-Engine (UVD + VCE).

Ich denke die Antwort auf die Frage lautet ja, vermutlich ist bei Zen SMT effektiver und die Leistung fällt ohne gutes Multithreading ein Stück schlechter aus. Unter BF1 kommt Zen jedenfalls nicht ganz an den 6900K heran, trotz 4K Verschleierung...

GCN kann eine DP-Rate von 1:16 bis 1:2 besitzen, die meisten Chips sind mit 1:16 konfiguriert, Tahiti mit 1:4 und Hawaii mit 1:2. Nach Hawaii wäre Carrizo/Bristol-Ridge der zweite Chip, welcher eine DP-Rate von 1:2 implementiert hat.

Bin ich blind oder lese ich nirgendwo etwas bezüglich 7nm "FDX"?

Ich habe keine Bestätigung für Vegas Prozess mitbekommen, geschweige denn Navi. Und FDX ist die FD-SOI-Linie von GloFo für eine günstige Alternative gegenüber FinFET-Prozessen, für super-low-power-devices. Und wenn AMD keine Roadmaps für den Einzelhandel macht, dann kann man ja auch keine...

Richtig, Tonga und Fiji sind mit 1:16 konfiguriert.

GCN Gen 3, wie bei Tonga und Fiji.

Knights Landing ist der Codename für einen spezifischen Chip und keine Bezeichnung für eine allgemeine Produktlinie. Korrekt formuliert würde man schreiben, dass zukünftige Xeon Phi Beschleuniger wahrscheinlich HMC durch HBM ersetzen werden.

Die Fetch-Queue beim Power 8 beinhaltet egal, ob ein oder zwei Threads 64 Instruktionen, erst ab SMT4 wird hier pro Thread unterteilt. Darüber hinaus hat Power 8 die Ausführungseinheiten praktisch in zwei Hälften partitioniert, mit zwei Unified Issue Queues. Ein Thread verwendet beide, bei...