Hammer: Memory-Controller an- und abschaltbar?

[Nero24]

Wie unsere Leser natürlich wissen, wird der grösste Vorschritt in Sachen Performance der neuen Hammer-Architektur nicht die 64-Bit Fähigkeit sein, sondern sein integrierter Memory-Controller. Allerdings haben wir auch bereits über die Schattenseiten dieser Lösung <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1026740376">berichtet</a>, der Limitation auf einen bestimmten Speichertyp. Will der Anwender einen weiterentwickelten Speicher einsetzen, muß er erstens auf einen neuen Hammer-Typ warten und dafür den Prozessor, womöglich (wegen geänderter Pin-Layouts) auch noch das Mainboard tauschen. Bisher genügte ein simpler Board-Tausch.

Diesbezüglich ist heute auf <a href="http://www.xbitlabs.com/news/story.html?id=1027448551" TARGET="b">x-bit labs</a> ist heute eine interessante Story zu lesen. Demzufolge könne der Memory-Conroller des Hammer auch deaktiviert werden, sollte das von Nöten sein. Sprich: sollte AMD zu lange brauchen, um etwa DDR-II On-Chip in den Hammer zu integrieren (DDR-II Support für den Hammer ist ja erst 2004 vorgesehen), so könnten dies auch die Mainboard- respektive Chipsatz-Hersteller übernehmen und einen DDR-II Memory-Controller wieder in der Northbridge verbauen.

Dies hätte allerdings zur Folge, daß der Hammer seines größten Leistungs-Boost beraubt würde, denn die Latenzzeiten wären damit natürlich wieder genauso hoch, wie auf herkömmlichen K7-Plattformen. Über die Bandbreite dagegen müßte man sich keine Gedanken machen. Das HyperTransport Protocol ist in der Lage, genügend Bandbreite zur Verfügung zu stellen.

Dennoch: es ist ein interessantes Gedankenspiel, das x-bit labs hier ausgegraben hat. Der praktische Nutzen dagegen würde gegen Null tendieren...

 

[mtb][sledgehammer]

Viel sinnvoller wäre es eigentlich, den integierten Memory Controller aktiviert zu lassen und der CPU extern einen weiteren zur Verfügung zu stellen, was genauso möglich ist. Siehe SMP Opteron. Damit würde man zwar die durchschnittliche Latenz auch erhöhen, könnte aber die Bandbreite eben mal verdoppeln, während der Vorteil bei DDR II sich doch stark in Grenzen hält.

 

[Füxxen]

Auf diesemPix steht was von Future Memory Technology supported..

ist das blos n Werbespruch von AMD oder haben die was in der Hinterhand um den Memory Controller des Hammer ohne CPU Wechsel upzugraden

 

[jensibensi]

Ist das vielleicht gar nicht für DDRII gedacht sondern für die Chipsätze mit integrieter Grafik. Irgendwie gab es da doch ein Problem wenn die integrierte Grafik des Chipsatz über den im Hammer integrierten Memory Controller auf den Speicher zugreifen muß.

Ciao Jensibensi